曝光装置以及曝光装置的对准方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN107015439A(43)申请公布日2017.08.04(21)申请号201610865654.X(22)申请日2016.09.29(30)优先权数据2015-1927862015.09.30JP(71)申请人株式会社ORC制作所地址日本东京都(72)发明人三好久司(74)专利代理机构北京三友知识产权代理有限公司11127代理人李辉黄纶伟(51)Int.Cl.G03F7/20(2006.01)G03F9/00(2006.01)权利要求书1页说明书6页附图7页(54)发明名称曝光装置以及曝光装置的对准方法(57)摘要曝光装置以及曝光装置的对准方法，即使对配设有众多图案的基板，也迅速且准确地进行对准。曝光装置具有对准所使用的照相机(29)和DMD(22)，能够按照FO-WLP形成图案，在该曝光装置中，使多个半导体芯片(SC)落在视野内而同时拍摄，从其图像提取各个半导体芯片(SC)的轮廓，将提取了作为标记的连接焊盘(CP)的比较对象区域(TA)的图像与模板图像进行比较，检测各芯片的位置偏差量。CN107015439ACN107015439A权利要求书1/1页1.一种曝光装置，对排列有众多下层图案的基板进行构图，该曝光装置的特征在于，具有：拍摄部，其进行拍摄，使得在所述众多下层图案中，在视野内捕捉到多个下层图案；计测部，其计测各下层图案的位置；以及校正部，其通过模板匹配来计算各下层图案的位置偏差量，校正描绘数据，所述计测部根据提取了各个下层图案的属于至少一部分区域的特征标记的比较对象图像进行模板匹配，检测位置偏差。2.根据权利要求1所述的曝光装置，其特征在于，所述计测部在检测各个下层图案的轮廓之后，提取比较对象图像。3.根据权利要求1或2所述的曝光装置，其特征在于，所述计测部能够任意设定所述比较对象图像的区域。4.根据权利要求1或2所述的曝光装置，其特征在于，对于无法检测位置偏差的下层图案，所述计测部参照相邻的下层图案的位置偏差量。5.根据权利要求1或2所述的曝光装置，其特征在于，对于无法检测位置偏差的下层图案，所述计测部按照基于操作员的操作的下层图案轮廓提取，确定下层图案的位置偏差量。6.根据权利要求1或2所述的曝光装置，其特征在于，对于由2个以上的下层图案构成的多封装的区域，所述计测部在结束该区域内的所有下层图案的拍摄之后，检测该区域内的下层图案的位置偏差量。7.根据权利要求1或2所述的曝光装置，其特征在于，所述计测部将连接焊盘作为特征标记而提取。8.根据权利要求1或2所述的曝光装置，其特征在于，所述基板是矩形的，众多下层图案排列于整个基板。9.根据权利要求1或2所述的曝光装置，其特征在于，所述基板是根据FO-WLP而成型的支承基板。10.一种曝光装置的对准方法，该曝光装置对排列有众多下层图案的基板进行构图，在该曝光装置的对准方法中，进行拍摄，使得在所述众多下层图案中，在视野内捕捉到多个下层图案，计测各下层图案的位置，通过模板匹配计算各下层图案的位置偏差量，校正描绘数据，其中，该曝光装置的对准方法的特征在于，根据提取了各个下层图案的属于至少一部分区域的特征标记的比较对象图像进行模板匹配，检测位置偏差。2CN107015439A说明书1/6页曝光装置以及曝光装置的对准方法技术领域[0001]本发明涉及在基板等上形成图案的曝光装置，特别是涉及相对于排列有众多图案的基板的对准。背景技术[0002]近年来，在1张基板上描绘众多电路图案(半导体芯片图案等)的曝光方法得以灵活运用。例如，对于在晶片状态下进行IC的封装工艺的晶圆级封装(WLP)，已知有扇出型晶圆级封装(FO-WLP)。[0003]在此，制作将在支承基板排列众多的从晶片切割出的半导体芯片而得的晶片(称为虚拟晶片)，通过图案曝光在半导体芯片的间隙形成重新布线之后，切断虚拟晶片而得到封装(将这样的工艺称为先模具(先芯片：chipfirst)型的FO-WLP)。[0004]对于FO-WLP，由于将半导体芯片埋设于具有延展性的树脂制的支承基板，因此，一个个半导体芯片产生随机的固有的位置偏差，需要通过对准来校正重新布线图案的位置。[0005]作为对准方法，使照相机与基于光调制元件阵列(DMD等)的投影区域的扫描频带(带宽)对应地扫描拍摄范围，取得将这些图像结合在一起而得的整体大范围图像。而且，检测在各芯片上形成的对准标记或端子焊盘等的位置，通过模板匹配方式检测各芯片的位置偏差量(参照专利文献1)。[0006]另一方面，即使在通过重叠为多个层并进行构图来形成多层基板的情况下，由于使电路图案重叠在下层图案(第一层)上并曝光，因此需要对准。作为检测位置偏差量的方法，例如，能够利用对准标记或芯片形状(模具形状)来检测位