阵列基板及其制造方法、阵列基板的图案偏移的检测方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN110620105A(43)申请公布日2019.12.27(21)申请号201911007746.4(22)申请日2019.10.22(71)申请人成都中电熊猫显示科技有限公司地址610200四川省成都市双流区公兴街道青栏路1778号(72)发明人前昌弘李广圣(74)专利代理机构北京同立钧成知识产权代理有限公司11205代理人张晓霞刘芳(51)Int.Cl.H01L23/544(2006.01)H01L21/66(2006.01)权利要求书2页说明书8页附图10页(54)发明名称阵列基板及其制造方法、阵列基板的图案偏移的检测方法(57)摘要本发明提供一种阵列基板及其制造方法、阵列基板的图案偏移的检测方法。阵列基板包括至少一个设置在衬底基板上的薄膜晶体管和偏移监控图形，薄膜晶体管包括第一半导体图形、第一保护图形、同层设置的源极和漏极；偏移监控图形包括：与第一半导体图形同层设置的第二半导体图形、与第一保护图形同层设置的第二保护图形、以及与源极和漏极同层设置的像素漏极，像素漏极和漏极电连接，第二保护图形覆盖在第二半导体图形之上，且在第二保护图形上设有第二过孔，像素漏极通过第二过孔与第二半导体图形接触；像素漏极的外轮廓覆盖第二过孔的外轮廓。本发明能够减少检测不准确的情况的发生。CN110620105ACN110620105A权利要求书1/2页1.一种阵列基板，其特征在于，包括至少一个设置在衬底基板上的薄膜晶体管和偏移监控图形，所述薄膜晶体管包括第一半导体图形、第一保护图形、同层设置的源极和漏极，所述第一保护图形覆盖在所述第一半导体图形之上，且在所述第一保护图形上设有第一过孔，所述源极和所述漏极分别通过所述第一过孔与所述第一半导体图形接触；所述偏移监控图形包括：与所述第一半导体图形同层设置的第二半导体图形、与所述第一保护图形同层设置的第二保护图形、以及与所述源极和所述漏极同层设置的像素漏极，所述像素漏极和所述漏极电连接，所述第二保护图形覆盖在所述第二半导体图形之上，且在所述第二保护图形上设有第二过孔，所述像素漏极通过所述第二过孔与所述第二半导体图形接触；所述像素漏极的外轮廓覆盖所述第二过孔的外轮廓。2.根据权利要求1所述的阵列基板，其特征在于，所述第二过孔的外轮廓与所述像素漏极的外轮廓之间的间距大于所述第一过孔的外轮廓与所述漏极或所述源极的外轮廓之间的间距。3.根据权利要求1所述的阵列基板，其特征在于，所述像素漏极位于所述阵列基板的像素区域内。4.根据权利要求3所述的阵列基板，其特征在于，还包括钝化层和像素电极，所述钝化层覆盖在所述源极、所述漏极和所述像素漏极之上，所述钝化层的与所述像素漏极对应处设有像素电极接触过孔，以使所述像素电极和所述像素漏极电连接。5.根据权利要求4所述的阵列基板，其特征在于，所述第二过孔设置在所述像素电极接触过孔下方。6.根据权利要求4所述的阵列基板，其特征在于，所述像素漏极包括多个彼此间隔设置的子像素漏极，多个所述子像素漏极彼此电连接，所述第二过孔设置在未与所述像素电极接触过孔对应的子像素漏极上。7.根据权利要求3-6任一项所述的阵列基板，其特征在于，所述衬底基板上设有存储电容电极，所述像素漏极和所述存储电容电极的位置相对应以形成存储电容。8.根据权利要求7所述的阵列基板，其特征在于，所述像素漏极的侧边设有至少一个向所述第二过孔中心凹陷的槽口。9.一种阵列基板的制造方法，其特征在于，用于制造权利要求1-8任一项所述的阵列基板，所述方法包括：在所述衬底基板上方沉积半导体层，通过构图工艺形成间隔设置的所述第一半导体图形和第二半导体图形；在所述第一半导体图形和第二半导体图形上沉积保护层，并通过构图工艺形成所述第一保护图形和所述第二保护图形，其中所述第一保护图形具有所述第一过孔，所述第二保护图形具有所述第二过孔；在所述第一保护图形和第二保护图形上沉积源漏极金属层，并通过构图工艺分别形成所述源极、所述漏极和所述像素漏极；所述像素漏极的外轮廓覆盖所述第二过孔的外轮廓。10.一种阵列基板的图案偏移的检测方法，其特征在于，用于检测如权利要求1-8任一项所述的阵列基板中的薄膜晶体管沟道的偏移，包括：2CN110620105A权利要求书2/2页检测每个所述薄膜晶体管对应的所述第二过孔的孔径值，以及所述第二过孔的外轮廓或所述第二半导体图形的外轮廓与所述像素漏极的各侧边的间距值，根据所述第二过孔的孔径值以及所述间距判断所述阵列基板是否正常。3CN110620105A说明书1/8页阵列基板及其制造方法、阵列基板的图案偏移的检测方法技术领域[0001]本发明涉及显示技术领域，尤其涉及一种阵列基板及其制造方法、阵列基板的图案偏移的检测方法。背景技术[0002]液