Verilog_Hdl_语言设计点阵.pdf
13****51
亲,该文档总共27页,到这已经超出免费预览范围,如果喜欢就直接下载吧~
相关资料
Verilog_Hdl_语言设计点阵.pdf
工程职业技术学院VerilogHdl语言设计点阵报告册班级:2014通信技术1班:巧琳指导教师:郭欣时间:1/27目录一、摘要3二、绪言5三、点阵根本知识8四、电路分析9五、设计方案11六、程序设计13七、电路仿真图24实验总结272/27一、摘要本论文主要阐述了基于FPGA设计16*16的点阵,让点阵静态或动态显示一个字或者一段话,LED显示屏如今在生活中应用广泛,各大广告商利用LED显示屏的便捷性宣传产品。这次实验需要利用EDA工具软件QuartusII编写并调试系统的VerilogHDL程序。并且每
Verilog Hdl 语言设计点阵.docx
四川工程职业技术学院VerilogHdl语言设计点阵报告册班级:2014通信技术1班姓名:刘巧琳指导老师:郭欣时间:目录TOC\o"1-3"\h\z\uHYPERLINK\l"_Toc455572610"一、摘要PAGEREF_Toc455572610\h2HYPERLINK\l"_Toc455572611"二、绪言PAGEREF_Toc455572611\h4HYPERLINK\l"_Toc455572612"三、点阵基本知识PAGEREF_Toc455572612\h
数字系统设计与VERILOG_HDL_第7章.pdf
Verilog_HDL_课件.ppt
一、EDA技术课程简介二、EDA技术课程内容Verilog的基本知识Verilog语法的基本概念模块的结构、数据类型、变量和基本运算符号运算符、赋值语句和结构说明语句条件语句、循环语句、块语句与生成语句结构语句、系统任务、函数语句和显示系统任务调试用系统任务和常用编译预处理语句初级建模实例EDA技术简介IP核是集成电路知识产权模块的简称,这里将其定义为:经过预先设计、预先验证,具有相对独立的功能.可以重复使用在SOC(SystemonChip)和复杂ASIC中的电路模块。软核IP(SoftIP)是用可综合
LED点阵显示与C语言编程.doc
LED点阵显示与C语言编程(基础篇)点阵的接法有共阴和共阳两种(共阳指的是对每一行LED来讲是共阳)。由于51单片机驱动能力有限,亮度不够,所以一般需要三极管驱动,下图为一个8X8点阵原理图,仅仅是仿真,如果需要接实物的话,加上三极管才足够亮。显示的方法有两种:1、逐列扫描方式。如下图所示,P1口输出列码决定哪一列能亮(相当于位码),P2口输出行码(列数据)决定列上哪些LED亮(相当于段码),能亮的列从左向右扫描完8列(相当于位码循环移位8次)即显示出一帧完整的图像。2、逐行扫描方式,与逐列扫描调换,即P