数字系统设计与VERILOG_HDL

数字系统设计与VERILOG_HDL_第7章.pdf

2024-09-08

16金币

5.6MB

59页

yy****24

实名认证

内容提供者

1/10

2/10

3/10

4/10

5/10

6/10

7/10

8/10

9/10

10/10

亲，该文档总共59页，到这已经超出免费预览范围，如果喜欢就直接下载吧～

下载提示文本预览

如果您无法下载资料，请参考说明：

1、部分资料下载需要金币，请确保您的账户上有足够的金币

2、已购买过的文档，再次下载不重复扣费

3、资料包下载后请先用软件解压，在使用对应软件打开

相关资料

数字系统设计与VERILOG_HDL_第7章.pdf

2024-09-08

5.6MB

Verilog_Hdl_语言设计点阵.pdf

工程职业技术学院VerilogHdl语言设计点阵报告册班级：2014通信技术1班：巧琳指导教师：郭欣时间：1/27目录一、摘要3二、绪言5三、点阵根本知识8四、电路分析9五、设计方案11六、程序设计13七、电路仿真图24实验总结272/27一、摘要本论文主要阐述了基于FPGA设计16*16的点阵，让点阵静态或动态显示一个字或者一段话，LED显示屏如今在生活中应用广泛，各大广告商利用LED显示屏的便捷性宣传产品。这次实验需要利用EDA工具软件QuartusII编写并调试系统的VerilogHDL程序。并且每

2024-08-15

2MB

第6章数字系统的设计.ppt

第6章数字系统的设计6.1花样彩灯控制器的设计6.2交通灯控制器的设计6.3序列检测器的设计6.4花样计数器的设计6.5电子抢答器的设计6.6数字秒表的设计6.7汽车尾灯控制器的设计6.8电子密码锁的设计6.9音乐电子琴的设计6.10数字时钟的设计6.11数字频率计的设计6.12出租车计费器的设计

2024-12-03

179KB

数字系统设计Verilog第13章.ppt

第13章通信与信号处理设计实例13.1m序列发生器13.2Gold码13.3CRC校验码13.4FSK解调13.5数字过零检测与等精度频率测量13.6QPSK调制器的FPGA实现13.7FIR数字滤波器13.8FPGA信号处理基础及浮点计算实例13.1m序列发生器n为5反馈系数Ci＝(45)8的m序列发生器的原理图（QuartusⅡ）【例13.2】n为5反馈系数Ci分别为(45)8，(67)8，(75)8的m序列发生器13.2Gold码【例13.3】n为5反馈系数Ci分别为(45)8和(57)8的Gold

2024-08-17

602KB

数字系统设计Verilog第13章.ppt

2024-08-27

930KB