Verilog Hdl 语言设计点阵.docx
快乐****蜜蜂
亲,该文档总共27页,到这已经超出免费预览范围,如果喜欢就直接下载吧~
相关资料
Verilog Hdl 语言设计点阵.docx
四川工程职业技术学院VerilogHdl语言设计点阵报告册班级:2014通信技术1班姓名:刘巧琳指导老师:郭欣时间:目录TOC\o"1-3"\h\z\uHYPERLINK\l"_Toc455572610"一、摘要PAGEREF_Toc455572610\h2HYPERLINK\l"_Toc455572611"二、绪言PAGEREF_Toc455572611\h4HYPERLINK\l"_Toc455572612"三、点阵基本知识PAGEREF_Toc455572612\h
Verilog_Hdl_语言设计点阵.pdf
工程职业技术学院VerilogHdl语言设计点阵报告册班级:2014通信技术1班:巧琳指导教师:郭欣时间:1/27目录一、摘要3二、绪言5三、点阵根本知识8四、电路分析9五、设计方案11六、程序设计13七、电路仿真图24实验总结272/27一、摘要本论文主要阐述了基于FPGA设计16*16的点阵,让点阵静态或动态显示一个字或者一段话,LED显示屏如今在生活中应用广泛,各大广告商利用LED显示屏的便捷性宣传产品。这次实验需要利用EDA工具软件QuartusII编写并调试系统的VerilogHDL程序。并且每
Verilog HDL语言的定义、特点及相关历史Verilog HDL语言的....ppt
VerilogHDL语言(一)VerilogHDL语言的定义、特点及相关历史VerilogHDL语言的模块介绍VerilogHDL语言的数据类型VerilogHDL语言运算符号及表达式附录:QuartusII的使用及VerilogHDL文件的编写VerilogHDL是硬件描述语言的一种,用于数字电子系统设计。设计者可用它进行各种级别的逻辑设计,可用它进行数字逻辑系统的仿真验证、时序分析、逻辑综合。它是目前应用最广泛的一种硬件描述语言。VerilogHDL的历史介绍1、既能电路设计的综合,又可用于模拟仿真。
基于Verilog-HDL语言的串口设计.doc
基于VerilogHDL语言的串口设计串口VerilogHDL代码://串口moduletrans(clk,rst,en,TxD_data,Wsec,RxD,TxD,TxD_busy,rcven,RxD_data);//时钟50MHzinputclk,rst,en;//en时发送数据使能input[7:0]TxD_data;//发送数据输入input[2:0]Wsec;//波特率调节0-2400;1—4800;2-9600;3—14400;4—19200;5—38400;6—115200;7-128000
基于Verilog-HDL语言的串口设计.doc
基于VerilogHDL语言的串口设计串口VerilogHDL代码://串口moduletrans(clk,rst,en,TxD_data,Wsec,RxD,TxD,TxD_busy,rcven,RxD_data);//时钟50MHzinputclk,rst,en;//en时发送数据使能input[7:0]TxD_data;//发送数据输入input[2:0]Wsec;//波特率调节0-2400;1—4800;2-9600;3—14400;4—19200;5—38400;6—115200;7-128000