制作板上芯片的晶圆样品的制备方法及板上芯片制作方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN114171371A(43)申请公布日2022.03.11(21)申请号202111465475.4(22)申请日2021.12.03(71)申请人长江存储科技有限责任公司地址430079湖北省武汉市东湖新技术开发区未来三路88号(72)发明人卢倩文(74)专利代理机构上海专利商标事务所有限公司31100代理人朱方杰骆希聪(51)Int.Cl.H01L21/02(2006.01)H01L21/66(2006.01)H01L21/60(2006.01)G01R31/26(2014.01)权利要求书2页说明书6页附图5页(54)发明名称制作板上芯片的晶圆样品的制备方法及板上芯片制作方法(57)摘要本发明提供一种用于制作板上芯片的晶圆样品的制备方法和制作板上芯片的方法，其中用于制作板上芯片的晶圆样品的制备方法包括以下步骤：在多晶圆叠封样品中确定目标晶，目标晶圆为非最下方晶圆且通过金线直接连接到所述基板，金线在与基板的接触部分具有第一金球；去除基板至露出多个晶圆中最下方晶圆底部的阻焊层；测量将目标晶圆连接至基板的金线上的第一金球与目标晶圆的边缘在水平方向上的第一间距；根据该第一间距确定对目标晶圆下方的一个或多个晶圆进行去除时的研磨区域；基于确定的研磨区域将目标晶圆下方的一个或多个晶圆进行研磨去除，得到用于制作板上芯片的晶圆样品。本发明制备得到的用于制作板上芯片的晶圆样品利于打线操作。CN114171371ACN114171371A权利要求书1/2页1.一种用于制作板上芯片的晶圆样品的制备方法，包括以下步骤：在多晶圆叠封样品中确定目标晶圆，所述多晶圆叠封样品包括基板和多个晶圆，所述目标晶圆为非最下方晶圆且通过金线直接连接到所述基板，所述金线在与所述基板的接触部分具有第一金球；去除所述基板至露出所述多个晶圆中最下方晶圆底部的阻焊层；测量将所述目标晶圆连接至所述基板的金线上的第一金球与所述目标晶圆的边缘在水平方向上的第一间距；根据所述水平方向上的第一间距确定对所述目标晶圆下方的一个或多个晶圆进行去除时的研磨区域；基于所述确定的研磨区域将所述目标晶圆下方的一个或多个晶圆进行研磨去除，得到所述用于制作板上芯片的晶圆样品。2.根据权利要求1所述的用于制作板上芯片的晶圆样品的制备方法，其特征在于，基于所述确定的研磨区域将所述目标晶圆下方的一个或多个晶圆进行研磨去除，得到所述用于制作板上芯片的晶圆样品包括：将所述目标晶圆下方的一个或多个晶圆进行研磨去除，至露出所述目标晶圆底部的晶圆连接膜。3.根据权利要求1所述的用于制作板上芯片的晶圆样品的制备方法，其特征在于，去除所述基板至露出所述多个晶圆中最下方晶圆底部的阻焊层包括：通过化学腐蚀方式去除所述基板。4.根据权利要求1所述的用于制作板上芯片的晶圆样品的制备方法，其特征在于，测量将所述目标晶圆连接至所述基板的金线上的第一金球与所述目标晶圆的边缘在水平方向上的第一间距包括：通过距离扫描装置确定所述目标晶圆连接至所述基板的金线上的第一金球与所述目标晶圆的边缘处的水平方向间距。5.根据权利要求1所述的用于制作板上芯片的晶圆样品的制备方法，其特征在于，根据所述水平方向间距确定对所述目标晶圆下方的一个或多个晶圆进行去除时的研磨区域包括：所述研磨区域靠近所述第一金球的边缘超出所述目标晶圆的边缘的距离小于所述第一间距。6.根据权利要求1所述的用于制作板上芯片的晶圆样品的制备方法，其特征在于，还包括，在基于所述确定的研磨区域将所述目标晶圆下方的一个或多个晶圆进行研磨去除之后，对所目标晶圆的底部进行二次研磨，以进行失效位置检测操作。7.根据权利要求1所述的用于制作板上芯片的晶圆样品的制备方法，其特征在于，在多晶圆叠封样品中确定目标晶圆包括：对所述多晶圆叠封样品进行电学失效分析，以确定失效晶圆；将所述失效晶圆确定为所述目标晶圆。8.根据权利要求1所述的用于制作板上芯片的晶圆样品的制备方法，其特征在于，所述多晶圆叠封样品包括三维存储器。9.根据权利要求3所述的用于制作板上芯片的晶圆样品的制备方法，其特征在于，所述2CN114171371A权利要求书2/2页化学腐蚀方式包括用稀硝酸腐蚀。10.一种制作板上芯片的方法，包括以下步骤：在多晶圆叠封样品中，通过权利要求1‑9任一项所述的方法获取用于制作板上芯片的晶圆样品，其中包括目标晶圆，所述目标晶圆连接有包括第一金球的金线；在所述金线的第一金球上进行打线操作，将所述金线进行连接或延长，以制作板上芯片。3CN114171371A说明书1/6页制作板上芯片的晶圆样品的制备方法及板上芯片制作方法技术领域[0001]本发明主要涉及半导体测试领域，尤其涉及一种用于制作板上芯片的晶圆样品的制备方法及制作板上芯片的方法