预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共45页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN114284240A(43)申请公布日2022.04.05(21)申请号202111333422.7(22)申请日2021.11.11(71)申请人日月光半导体制造股份有限公司地址中国台湾高雄市(72)发明人吕文隆(74)专利代理机构北京德恒律治知识产权代理有限公司11409代理人章社杲李伟(51)Int.Cl.H01L23/538(2006.01)H01L25/065(2006.01)权利要求书1页说明书7页附图36页(54)发明名称半导体封装结构(57)摘要本申请实施例涉及一种半导体封装结构及其形成方法。半导体封装结构包括衬底,衬底具有容置凹槽。半导体封装结构还包括桥接线路结构,设置在容置凹槽内。第一线路层和位于第一线路层上的第二线路层,设置在衬底上。半导体封装结构还包括位于第二线路层上的第一电子元件和第二电子元件,第一电子元件和第二电子元件电连接桥接线路结构,桥接线路结构位于第一电子元件和第二电子元件之间的中间区域向下的投影区外。本发明的目的在于提供一种半导体封装结构,以至少提高半导体封装结构的良率。CN114284240ACN114284240A权利要求书1/1页1.一种半导体封装结构,其特征在于,包括:衬底,具有容置凹槽;桥接线路结构,设置在所述容置凹槽内;第一线路层和位于所述第一线路层上的第二线路层,设置在所述衬底上;第一电子元件和第二电子元件,位于所述第二线路层上,所述第一电子元件和所述第二电子元件电连接所述桥接线路结构,所述桥接线路结构位于所述第一电子元件和所述第二电子元件之间的中间区域向下的投影区外。2.根据权利要求1所述的半导体封装结构,其特征在于,所述第一电子元件和所述第二电子元件通过所述第一线路层和所述第二线路层电连接所述桥接线路结构。3.根据权利要求2所述的半导体封装结构,其特征在于,所述桥接线路结构通过第一引线电连接所述第一线路层。4.根据权利要求3所述的半导体封装结构,其特征在于,所述第一线路层中的第一介电层的第一部分位于所述容置凹槽中,所述第一部分接触所述桥接线路结构的侧壁并且覆盖所述桥接线路结构的顶面的部分。5.根据权利要求4所述的半导体封装结构,其特征在于,所述第一引线与所述桥接线路结构的接合点未被所述第一介电层覆盖。6.根据权利要求3所述的半导体封装结构,其特征在于,所述第一引线直接电连接所述第一线路层的上表面处的第一焊盘,所述第二线路层电连接所述第一焊盘。7.根据权利要求3所述的半导体封装结构,其特征在于,所述第二线路层包括第二介电层和位于所述第二介电层中的第一通孔,所述第一通孔电连接所述第一线路层,所述第二介电层接触所述桥接线路结构的上表面,所述第二介电层覆盖所述第一引线与所述桥接线路结构的接合点。8.根据权利要求7所述的半导体封装结构,其特征在于,所述第一引线的最高点低于所述第二介电层的上表面。9.根据权利要求7或8所述的半导体封装结构,其特征在于,所述第二线路层还包括位于所述第二介电层中第二通孔,所述第二通孔直接电连接所述桥接线路结构。10.根据权利要求1所述的半导体封装结构,其特征在于,所述桥接线路结构的顶面低于所述衬底的顶面。2CN114284240A说明书1/7页半导体封装结构技术领域[0001]本发明的实施例涉及半导体封装结构。背景技术[0002]在现有技术中,扇出型衬底上芯片(FOCoS)中的异质材料之间热膨胀系数失配(CTEMiss‑match),在执行加热工艺/或可靠性测试/热循环工艺时,衬底相邻芯片的间隙下的材料无法释放热应力,造成细线路层(例如,重布线层RDL)中的迹线断裂。[0003]如图1所示,第一元件20和第二元件21的间隙处产生了裂缝,该裂缝从第一元件20和第二元件21的边角处延伸至桥接的线路4里面,使线路遭到破坏。区域a为最高应力效应区。由于桥接的线路4所在的塑性材料(例如,聚酰亚胺)层5较软,刚度较低(例如,模量低于Si芯片材料),当区域a没有足够的刚度克服最大热应力时,最大热应力穿过塑性材料层55作用于这些桥接的线路4上。因此,较低的产量和较高的成本是当前的主要严重问题。另外,第一元件20和第二元件21的下表面上具有不同尺寸的混合凸块(连接线路4的凸块尺寸比其他凸块的尺寸小)。[0004]若要在重布线层(RDL)上增加加强(reinforcement)结构,整个封装结构(PKG)的厚度就会再增加。若沿用硅桥的扇出封装(SFOCOS)结构,除了会多增加一层模塑料(CPD)层及桥接芯片(BridgeDie)的厚度,还需要考虑到桥接芯片制作过程的良率,因此整体产品良率会下降。发明内容[0005]针对相关技术中存在的问题,本发明的目的在于提供一种半导体封装结构,以至少提高半导体封装