沟槽型MOS器件及其制造方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115020476A(43)申请公布日2022.09.06(21)申请号202210813829.8(22)申请日2022.07.11(71)申请人绍兴中芯集成电路制造股份有限公司地址312000浙江省绍兴市越城区皋埠镇临江路518号(72)发明人王登何云袁家贵蒋平(74)专利代理机构上海思微知识产权代理事务所(普通合伙)31237专利代理师周耀君(51)Int.Cl.H01L29/06(2006.01)H01L29/78(2006.01)H01L29/423(2006.01)H01L21/336(2006.01)权利要求书1页说明书5页附图3页(54)发明名称沟槽型MOS器件及其制造方法(57)摘要本发明提供了一种沟槽型MOS器件及其制造方法，所述沟槽型MOS器件的制造方法包括：提供半导体衬底，所述半导体衬底中形成有沟槽栅；对所述沟槽栅侧的所述半导体衬底执行第一离子注入工艺，以在所述沟槽栅侧的所述半导体衬底中形成一阱区阻挡层；以及，在所述阱区阻挡层上的所述半导体衬底中形成阱区以及源区。通过在沟槽栅侧的半导体衬底中形成阱区阻挡层，从而避免后续形成阱区和源区过程中的热过程导致阱区结外扩，进而能实现做短沟道的目的，由此能改善导通电阻，提高沟槽型MOS器件的质量。CN115020476ACN115020476A权利要求书1/1页1.一种沟槽型MOS器件的制造方法，其特征在于，所述沟槽型MOS器件的制造方法包括：提供半导体衬底，所述半导体衬底中形成有沟槽栅；对所述沟槽栅侧的所述半导体衬底执行第一离子注入工艺，以在所述沟槽栅侧的所述半导体衬底中形成一阱区阻挡层；以及，在所述阱区阻挡层上的所述半导体衬底中形成阱区以及源区。2.如权利要求1所述的沟槽型MOS器件的制造方法，其特征在于，采用砷离子对所述沟槽栅侧的所述半导体衬底执行第一离子注入工艺，以在所述沟槽栅侧的所述半导体衬底中形成所述阱区阻挡层。3.如权利要求2所述的沟槽型MOS器件的制造方法，其特征在于，所述第一离子注入工艺的注入能量为1000KeV～2500KeV，注入剂量为1E12个/cm2～4E12个/cm2。4.如权利要求1～3中任一项所述的沟槽型MOS器件的制造方法，其特征在于，所述沟槽栅包括多晶硅栅和屏蔽栅，所述多晶硅栅位于所述屏蔽栅上，并且所述多晶硅栅和所述屏蔽栅通过介质层隔离。5.如权利要求4所述的沟槽型MOS器件的制造方法，其特征在于，在所述半导体衬底的延伸方向上，所述阱区阻挡层对准所述多晶硅栅和所述屏蔽栅之间的所述介质层。6.如权利要求5所述的沟槽型MOS器件的制造方法，其特征在于，所述阱区阻挡层还对准部分厚度的所述多晶硅栅和部分厚度的所述屏蔽栅。7.如权利要求1～3中任一项所述的沟槽型MOS器件的制造方法，其特征在于，在所述阱区阻挡层上的所述半导体衬底中形成阱区以及源区包括：对所述阱区阻挡层上的所述半导体衬底执行第二离子注入工艺，以在所述阱区阻挡层上的所述半导体衬底中形成所述阱区；以及，对所述阱区执行第三离子注入工艺，以在所述阱区中形成源区。8.如权利要求4所述的沟槽型MOS器件的制造方法，其特征在于，所述沟槽型MOS器件的制造方法还包括：在所述半导体衬底的背面形成漏区和漏电极；以及在所述半导体衬底的正面形成与所述多晶硅栅连接的栅电极以及与所述屏蔽栅和所述源区连接的源电极。9.一种沟槽型MOS器件，其特征在于，所述沟槽型MOS器件包括：半导体衬底，所述半导体衬底中形成有沟槽栅；形成于所述沟槽栅侧的所述半导体衬底中的阱区阻挡层；以及，形成于所述阱区阻挡层上的所述半导体衬底中的阱区以及源区。10.如权利要求9所述的沟槽型MOS器件，其特征在于，所述阱区阻挡层由砷离子注入工艺形成。2CN115020476A说明书1/5页沟槽型MOS器件及其制造方法技术领域[0001]本发明涉及半导体技术领域，特别涉及一种沟槽型MOS器件及其制造方法。背景技术[0002]沟槽型MOS器件因其诸多优点而成为了主流MOS器件。其中，屏蔽栅沟槽(ShieldGateTrench，SGT)型MOS器件是目前最先进的功率MOSFET器件技术，能够降低系统的导通损耗和开关损耗，提高系统的使用效率。SGT型MOS器件的栅结构包括屏蔽栅和多晶硅栅，多晶硅栅用作栅电极，屏蔽栅通常也称为源多晶硅，都形成于沟槽中且相互通过栅间氧化层(InterPo1yOxide,IPO)绝缘隔离开。[0003]现有的沟槽型MOS器件的导通电阻Rd组成中，沟道电阻一般占据比较大的比例，约为30％～40％。为了改善导通电阻，主要是做短沟道。但是，这一做法并没有很好地改善导通电阻。因此，如何改善导通电阻，提高沟槽型MOS器件的质量，成了本领域技术人员亟待解决的一个问题