集成电路结构及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113948469A(43)申请公布日2022.01.18(21)申请号202110489769.4(22)申请日2021.05.06(30)优先权数据63/084,9992020.09.29US17/191,2782021.03.03US(71)申请人台湾积体电路制造股份有限公司地址中国台湾新竹市(72)发明人李资良(74)专利代理机构北京东方亿思知识产权代理有限责任公司11258代理人杨佳婧(51)Int.Cl.H01L21/8238(2006.01)H01L27/092(2006.01)权利要求书2页说明书22页附图59页(54)发明名称集成电路结构及其制造方法(57)摘要本申请涉及集成电路结构及其制造方法。一种方法包括：在衬底之上形成栅极结构。在栅极结构之上形成电介质帽盖。在衬底之上的源极/漏极区域之上形成源极/漏极接触件。在电介质帽盖之上选择性地形成蚀刻停止层，使得该蚀刻停止层暴露源极/漏极接触件。在蚀刻停止层和源极/漏极接触件之上形成层间电介质。在ILD中形成源极/漏极过孔，并且该源极/漏极过孔连接到源极/漏极接触件。CN113948469ACN113948469A权利要求书1/2页1.一种用于形成半导体器件的方法，包括：在衬底之上形成栅极结构；在所述栅极结构之上形成电介质帽盖；在源极/漏极区域之上形成源极/漏极接触件，所述源极/漏极区域靠近所述栅极结构并且位于所述衬底之上；在所述电介质帽盖之上选择性地形成蚀刻停止层，而不与所述源极/漏极接触件交叠；在所述蚀刻停止层和所述源极/漏极接触件之上沉积层间电介质(ILD)层；以及形成源极/漏极过孔，所述源极/漏极过孔延伸穿过所述ILD层到所述源极/漏极接触件。2.根据权利要求1所述的方法，其中，选择性地形成所述蚀刻停止层通过使用选择性原子层沉积工艺来执行。3.根据权利要求1所述的方法，其中，选择性地形成所述蚀刻停止层包括：在所述源极/漏极接触件之上形成阻挡层，使得所述阻挡层暴露所述电介质帽盖；在所述电介质帽盖之上沉积所述蚀刻停止层；以及在沉积所述蚀刻停止层之后去除所述阻挡层。4.根据权利要求3所述的方法，其中，所述阻挡层是聚合物、苯并三唑(BTA)、或自组装单层(SAM)。5.根据权利要求1所述的方法，还包括在形成所述电介质帽盖之前回蚀刻所述栅极结构。6.根据权利要求1所述的方法，其中，形成所述ILD层使得所述ILD层具有阶梯状的底表面，该阶梯状的底表面具有与所述蚀刻停止层接触的上阶梯以及与所述源极/漏极接触件接触的下阶梯。7.根据权利要求1所述的方法，其中，在所述ILD层中形成所述源极/漏极过孔包括：执行蚀刻工艺以形成延伸穿过所述ILD层以暴露所述源极/漏极接触件的开口，其中，所述蚀刻工艺以比蚀刻所述蚀刻停止层更快的蚀刻速率来蚀刻所述ILD层。8.根据权利要求7所述的方法，其中，执行所述蚀刻工艺使得所述开口进一步暴露所述蚀刻停止层。9.一种半导体器件，包括：源极/漏极接触件，所述源极/漏极接触件位于晶体管的源极/漏极区域之上；蚀刻停止层，所述蚀刻停止层位于所述晶体管的栅极结构之上，其中，所述蚀刻停止层具有高于所述源极/漏极接触件的阶梯距离，并且所述蚀刻停止层具有与所述源极/漏极接触件的侧壁基本上对准的侧壁；层间电介质(ILD)层，所述层间电介质(ILD)层位于所述蚀刻停止层上方；以及源极/漏极过孔，所述源极/漏极过孔延伸穿过所述ILD层到所述源极/漏极接触件。10.一种半导体器件，包括：第一源极/漏极接触件和第二源极/漏极接触件，所述第一源极/漏极接触件和所述第二源极/漏极接触件分别位于晶体管的第一源极/漏极区域和第二源极/漏极区域之上；蚀刻停止层，所述蚀刻停止层位于所述晶体管的栅极结构之上；层间电介质(ILD)层，所述ILD层位于所述蚀刻停止层之上，并且所述ILD层具有阶梯状2CN113948469A权利要求书2/2页的底表面，该阶梯状的底表面具有与所述第一源极/漏极接触件的顶表面接触的下阶梯以及与所述蚀刻停止层的顶表面接触的上阶梯；以及过孔结构，所述过孔结构延伸穿过所述ILD层和所述蚀刻停止层到所述栅极结构。3CN113948469A说明书1/22页集成电路结构及其制造方法技术领域[0001]本公开涉及半导体领域，更具体地涉及集成电路结构及其制造方法。背景技术[0002]IC材料和设计的技术进步已经产生了几代IC，其中每一代都具有比上一代更小且更复杂的电路。在IC演进过程中，功能密度(例如，单位芯片面积的互连器件的数量)通常增大，同时几何尺寸(例如，使用制造工艺能够产生的最小组件(或线))减小。这种缩小工艺通常通过提高生产效率和降低相关成本来提供益处。发明内容[0003]根据本公开的第一方