集成电路结构及其制造方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115939093A(43)申请公布日2023.04.07(21)申请号202211012465.XH01L21/768(2006.01)(22)申请日2022.08.23H01L21/8234(2006.01)(30)优先权数据17/485,2992021.09.24US(71)申请人英特尔公司地址美国加利福尼亚(72)发明人A·S·乔杜里D·巴苏G·F·阿拉帕特J·E·米勒J·Y·银(74)专利代理机构永新专利商标代理有限公司72002专利代理师张伟(51)Int.Cl.H01L23/528(2006.01)H01L23/532(2006.01)权利要求书2页说明书11页附图7页(54)发明名称集成电路结构及其制造方法(57)摘要本公开内容涉及集成电路结构及其制造方法。一种集成电路结构包括具有第一导电特征部件的第一金属层。第二金属层具有第二导电特征部件。过孔层位于第一金属层和第二金属层之间的绝缘层中。在绝缘层中形成第一过孔和第二过孔。第一过孔具有的第一深宽比大于第二过孔的第二深宽比。无阻隔层金属部分地填充第一过孔并填充第二过孔。纯金属填充第一过孔的剩余部分。CN115939093ACN115939093A权利要求书1/2页1.一种集成电路结构，包括：具有第一导电特征部件的第一金属层；具有第二导电特征部件的第二金属层；在所述第一金属层和所述第二金属层之间的绝缘层中的过孔层；在所述绝缘层中形成的第一过孔和第二过孔，所述第一过孔具有的第一深宽比大于所述第二过孔的第二深宽比；部分地填充所述第一过孔并填充所述第二过孔的无阻隔层金属；以及填充所述第一过孔的剩余部分的纯金属。2.根据权利要求1所述的集成电路结构，其中，所述无阻隔层金属包括低电阻选择性金属。3.根据权利要求1或2所述的集成电路结构，还包括在所述第一过孔中形成于所述无阻隔层金属与所述纯金属之间的金属层，所述金属层还在所述第二过孔中形成于所述无阻隔层金属的顶表面上。4.根据权利要求1或2所述的集成电路结构，其中，所述低电阻选择性金属、所述金属层和所述纯金属包含钨(W)、钌(Ru)、钼(Mo)、镍(Ni)、铝(Al)、或者它们的组合。5.根据权利要求1或2所述的集成电路结构，其中，使用化学气相沉积、物理气相沉积或原子层沉积来沉积所述纯金属。6.根据权利要求1或2所述的集成电路结构，其中，所述第一过孔和所述第二过孔的高度范围为30nm至80nm。7.根据权利要求1或2所述的集成电路结构，其中，所述第一金属层包括器件层，并且所述第一导电特征部件包括栅极和源极/漏极区。8.根据权利要求7所述的集成电路结构，其中，所述第二金属层中的第二导电特征部件包括互连。9.根据权利要求8所述的集成电路结构，其中，所述第一过孔将所述器件层中的所述栅极连接到所述第二金属层中的所述互连，并且所述第二过孔将所述源极/漏极区连接到所述互连和所述第二金属层。10.根据权利要求9所述的集成电路结构，还包括：在所述过孔层中连接于所述第一过孔与所述栅极之间和所述第二过孔与所述源极/漏极区之间的局部互连。11.一种制造集成电路的方法，所述方法包括：接收预先形成有第一过孔和第二过孔的所述集成电路，其中，所述第一过孔和所述第二过孔是在第一金属层之上的第一绝缘层中形成的，所述第一过孔具有的高度大于所述第二过孔的高度；采用无阻隔层金属来同时填充所述第一过孔和所述第二过孔，直到用所述无阻隔层金属填充了所述第二过孔并且用所述无阻隔层金属部分地填充了所述第一过孔为止；以及用纯金属填充所述第一过孔的剩余部分。12.根据权利要求11所述的方法，还包括：在用所述纯金属填充所述第一过孔的所述剩余部分之前，在所述第一过孔中并在所述第二过孔中的所述无阻隔层金属的顶表面上形成金属层。13.根据权利要求11或12所述的方法，还包括：使用选择性沉积来沉积所述无阻隔层金2CN115939093A权利要求书2/2页属和所述纯金属。14.根据权利要求11或12所述的方法，还包括：用钨(W)、钌(Ru)、钼(Mo)、镍(Ni)、铝(Al)或者它们的组合来形成所述无阻隔层金属和所述纯金属。15.根据权利要求11或12所述的方法，还包括：使用化学气相沉积、物理气相沉积或原子层沉积来沉积所述纯金属。16.根据权利要求11或12所述的方法，还包括：形成具有互连的第二金属层，所述互连形成在过孔层之上的第二绝缘层中，其中，所述第一过孔和所述第二过孔将所述第一金属层中的第一导电特征部件连接到所述第二金属层中的第二导电特征部件。17.一种计算设备，包括：板；以及耦合到所述板的部件，所述部件包括集成电路结构，所述集成电路结构包括：具有第一导电特征部件的第一金属层；具有第二导电特征部件的第二金属层；在所述第一金属