一种集成静电防护的HEMT结构及其制作方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115497825A(43)申请公布日2022.12.20(21)申请号202210338723.7(22)申请日2022.03.30(71)申请人厦门市三安集成电路有限公司地址361000福建省厦门市同安区洪塘镇民安大道753-799号(72)发明人何先良魏鸿基王浩(74)专利代理机构厦门市首创君合专利事务所有限公司35204专利代理师张松亭陈淑娴(51)Int.Cl.H01L21/335(2006.01)H01L23/60(2006.01)H01L29/778(2006.01)权利要求书2页说明书4页附图4页(54)发明名称一种集成静电防护的HEMT结构及其制作方法(57)摘要本发明公开了一种集成静电防护的HEMT结构及其制作方法，是在HEMT外延结构上形成ESD外延结构，其中ESD外延结构顶部具有附加层，通过蚀刻和隔离形成HEMT器件区域和ESD器件区域后，同步沉积金属于HEMT区域制作源极金属、漏极金属，于ESD区域制作第一电极；然后同步蚀刻附加层和HEMT外延结构的帽层形成开口，同步沉积金属于附加层的开口制作第二电极，于帽层的开口制作栅极金属。本发明减少了需要光刻制程的电极制作工序，降低产能占用，缩短生产周期。CN115497825ACN115497825A权利要求书1/2页1.一种集成静电防护的HEMT结构的制作方法，其特征在于，包括：1)提供或通过外延工艺形成HEMT外延结构和位于HEMT外延结构之上的ESD外延结构，所述HEMT外延结构的顶部包括帽层，所述ESD外延结构由下至上包括第一材料层、第二材料层和附加层，第一材料层和第二材料层形成PN结；2)采用光刻技术蚀刻附加层和第二材料层；3)采用光刻技术蚀刻第一材料层，形成台面；4)通过器件隔离隔开HEMT区域和ESD区域；5)同步沉积金属于HEMT区域的帽层之上制作源极金属、漏极金属，于第一材料层的台面上制作第一电极；6)采用光刻技术，同步蚀刻附加层和帽层形成开口，同步沉积金属于第二材料层的开口制作第二电极，于帽层的开口制作栅极金属。2.根据权利要求1所述的制作方法，其特征在于：所述HEMT外延结构还包括第一蚀刻停止层，所述帽层设于第一蚀刻停止层之上；所述附加层包括第二蚀刻停止层和设于第二蚀刻停止层之上的牺牲层。3.根据权利要求2所述的制作方法，其特征在于：所述牺牲层具有与所述帽层相同的蚀刻特性。4.根据权利要求3所述的制作方法，其特征在于：所述HEMT外延结构是GaAs基pHEMT外延结构，所述帽层和所述第一材料层的材料是n+型GaAs，所述第二材料层的材料是p型GaAs，所述牺牲层的材料是p型GaAs，所述第一蚀刻停止层和第二蚀刻停止层的材料是InGaP或者AlAs。5.根据权利要求4所述的制作方法，其特征在于：所述帽层的厚度为20～80nm，所述第一蚀刻停止层的厚度为1～20nm，所述牺牲层的厚度为5～30nm，所述第二蚀刻停止层的厚度为1～20nm。6.根据权利要求1所述的制作方法，其特征在于：还包括设于所述帽层和第一材料层之间的第三蚀刻停止层和设于所述第一材料层和第二材料层之间的第四蚀刻停止层。7.根据权利要求2所述的制作方法，其特征在于：步骤6)中，还包括蚀刻去除所述开口内的第一蚀刻停止层和第二蚀刻停止层的步骤。8.根据权利要求2所述的制作方法，其特征在于：步骤6)中，沉积金属后，还包括进行合金化工艺的步骤，使所述栅极金属与所述第一蚀刻停止层形成肖特基接触，所述第二电极扩散通过所述第二蚀刻停止层与所述第二材料层形成欧姆接触。9.一种集成静电防护的HEMT结构，其特征在于：包括HEMT外延结构，HEMT外延结构的顶部为帽层，HEMT外延结构通过器件隔离形成HEMT区域和ESD区域，ESD区域上设有ESD外延结构；所述ESD外延结构由下至上包括第一材料层、第二材料层和附加层，第一材料层和第二材料层形成PN结，第一电极设于第一材料层的台面上，附加层设有开口，第二电极设于附加层的开口内；HEMT区域的帽层上设有源极金属和漏极金属，所述帽层设有开口，栅极金属设于帽层的开口内。10.根据权利要求9所述集成静电防护的HEMT结构，其特征在于：所述第一电极、源极金2CN115497825A权利要求书2/2页属和漏极金属具有相同的材料或叠层结构，所述第二电极和栅极金属具有相同的材料或叠层结构。3CN115497825A说明书1/4页一种集成静电防护的HEMT结构及其制作方法技术领域[0001]本发明涉及半导体技术领域，尤其涉及一种集成静电防护的HEMT结构及其制作方法。背景技术[0002]随着半导体器件微型化和集成化的需求，在小面积的半导体芯片中形成多个半导体功能元器件的集成电路工业经历了快速的发展。[0