一种集成SBD结构的SGT MOSFET及其制作方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115831759A(43)申请公布日2023.03.21(21)申请号202310145778.0(22)申请日2023.02.22(71)申请人南京华瑞微集成电路有限公司地址210000江苏省南京市浦口区浦滨大道88号科创广场3号楼5楼(72)发明人陶瑞龙李加洋胡兴正薛璐刘海波(74)专利代理机构南京瑞华腾知识产权代理事务所(普通合伙)32368专利代理师徐冲冲(51)Int.Cl.H01L21/336(2006.01)H01L29/78(2006.01)H01L29/06(2006.01)权利要求书2页说明书5页附图10页(54)发明名称一种集成SBD结构的SGTMOSFET及其制作方法(57)摘要本发明公开了一种集成SBD结构的SGTMOSFET及其制作方法。该方法包括在外延层上刻蚀形成多个沟槽，所述沟槽包括多个呈间隔设置的第一沟槽，两个相邻的第一沟槽设为一对，每对的两个第一沟槽一侧之间设有第二沟槽；在第一沟槽内制作控制栅多晶硅时，并在第二沟槽内同步制作形成源极多晶硅，在刻蚀形成连接孔时，同时将同属一对的两个第一沟槽上侧之间的介质层和屏蔽氧化层刻蚀掉，使得源极金属与同属一对的两个第一沟槽上侧之间外延层形成SBD结构。本发明可以大大节省芯片面积，大幅度降低寄生二极管的反向恢复时间，提高开关频率，降低开关损耗，改善栅极位置的电场峰值，避免栅氧提前击穿，提升外延纵向电场分布的均匀性。CN115831759ACN115831759A权利要求书1/2页1.一种集成SBD结构的SGTMOSFET的制作方法，其特征在于，包括：提供第一导电类型的衬底，并在所述衬底的上侧制作形成外延层；在有源区内的外延层上刻蚀形成多个沟槽，所述沟槽包括多个呈间隔设置的第一沟槽，两个相邻的第一沟槽设为一对，每对的两个第一沟槽一侧之间设有第二沟槽；在所述外延层的表面以及所述第一沟槽和第二沟槽内生长场氧化层，所述场氧化层将第二沟槽内完全填充；在所述第一沟槽内下端制作形成第一导电类型的屏蔽栅多晶硅；在所述屏蔽栅多晶硅上侧的第一沟槽内制作隔离氧化层，然后将暴露的场氧化层和部分隔离氧化层刻蚀掉；在所述隔离氧化层上侧的第一沟槽侧壁以及第二沟槽侧壁上生长栅氧化层；在所述隔离氧化层的上侧制作第一导电类型的控制栅多晶硅，并在所述第二沟槽内同步制作形成源极多晶硅，然后执行退火操作，以在所述外延层、控制栅多晶硅和源极多晶硅的上侧形成屏蔽氧化层；在相邻的两对第一沟槽之间的外延层上制作形成第二导电类型的体区，并在所述体区的上端制作形成第一导电类型的源区；在所述屏蔽氧化层的上侧制作介质层，并刻蚀形成连接孔，同时将同属一对的两个第一沟槽上侧之间的介质层和屏蔽氧化层刻蚀掉；在介质层及外延层的上侧溅射形成金属层，并将所述金属层刻蚀形成与源极多晶硅和屏蔽栅多晶硅分别连接的源极金属，以及与所述控制栅多晶硅连接的栅极金属，所述源极金属与同属一对的两个第一沟槽上侧之间外延层形成SBD结构。2.根据权利要求1所述的一种集成SBD结构的SGTMOSFET的制作方法，其特征在于，所述第一沟槽深度为0.6‑5um，其宽度为0.8‑1.2um，所述第二沟槽的深度为0.8‑1.4um，其宽度为0.2‑0.4um。3.根据权利要求1所述的一种集成SBD结构的SGTMOSFET的制作方法，其特征在于，所述第一沟槽和第二沟槽的侧壁倾角均为88‑89°。4.根据权利要求1所述的一种集成SBD结构的SGTMOSFET的制作方法，其特征在于，在生长栅氧化层前，先通过干法氧化在第一沟槽和第二沟槽内生长牺牲氧化层，然后采用湿法漂洗去除牺牲氧化层。5.根据权利要求1所述的一种集成SBD结构的SGTMOSFET的制作方法，其特征在于，在刻蚀形成连接孔后，向连接孔的下侧区域注入BF2/B，注入的剂量为2E14‑5E14atom/cm²，注入的能量为30‑40KeV，然后快速退火，退火条件为950℃/30s，最后在连接孔的下端淀积Ti/TiN层，并填充钨金属，然后进行回刻，以形成欧姆接触孔。6.一种集成SBD结构的SGTMOSFET，其特征在于，包括第一导电类型的衬底和设置在衬底上侧的外延层，在有源区内的外延层上刻蚀形成多个沟槽，所述沟槽包括多个呈间隔设置的第一沟槽，两个相邻的第一沟槽设为一对，每对的两个第一沟槽一侧之间设有第二沟槽，所述第一沟槽的内下端设有场氧化层，所述第一沟槽内下端制作有第一导电类型的屏蔽栅多晶硅；所述屏蔽栅多晶硅上侧的第一沟槽内制作有隔离氧化层，所述隔离氧化层上侧的第一沟槽侧壁以及第二沟槽侧壁上生长有栅氧化层，所述隔离氧化层的上侧制作第一导电类型的控制栅多晶硅，所述第二沟槽内同步制作有源极多晶硅，所述外延层、控制栅多2CN115831759A权利