一种晶圆级芯片结构、多芯片堆叠互连结构及制备方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN111554646A(43)申请公布日2020.08.18(21)申请号202010425044.4H01L21/60(2006.01)(22)申请日2020.05.19(71)申请人上海先方半导体有限公司地址200131上海市浦东新区自由贸易试验区创新西路778号申请人华进半导体封装先导技术研发中心有限公司(72)发明人严阳阳曹立强戴风伟(74)专利代理机构北京三聚阳光知识产权代理有限公司11250代理人刘静(51)Int.Cl.H01L23/48(2006.01)H01L23/485(2006.01)H01L21/768(2006.01)权利要求书2页说明书6页附图11页(54)发明名称一种晶圆级芯片结构、多芯片堆叠互连结构及制备方法(57)摘要本发明公开了一种晶圆级芯片结构、多芯片堆叠互连结构及制备方法，其中晶圆级芯片结构，包括：硅通孔，所述硅通孔位于晶圆的第一表面至第二表面的预设距离；晶圆的第一表面包括：有源区、多层再分布线层以及凸点；所述晶圆的第二表面包括：凸点下金属化层及凹形绝缘介质层，所述凹形绝缘介质层的凹形结构数量与所述硅通孔的数量一致，且所述凹形绝缘介质层的底部被所述硅通孔的底部隔断，所述凸点下金属化层填充所述凹形绝缘介质层内与所述硅通孔电连接。本申请提供的实施例对TSV盲孔刻蚀片内深度均匀性不敏感，避免了现有技术中的超高选择比Si/SiOx干法刻蚀及铜原子扩散等对有源区的影响。CN111554646ACN111554646A权利要求书1/2页1.一种晶圆级芯片结构，其特征在于，包括：硅通孔，所述硅通孔位于所述晶圆的第一表面至第二表面的预设距离；所述晶圆的第一表面包括：有源区、多层再分布线层以及凸点；所述晶圆的第二表面包括：凸点下金属化层及凹形绝缘介质层，所述凹形绝缘介质层的凹形结构数量与所述硅通孔的数量一致，且所述凹形绝缘介质层的底部被所述硅通孔的底部隔断，所述凸点下金属化层填充所述凹形绝缘介质层内与所述硅通孔电连接。2.根据权利要求1所述的晶圆级芯片结构，其特征在于，还包括：光刻胶层，所述光刻胶层位于凹形绝缘介质层与凹形绝缘介质层内的硅通孔之间，其厚度与所述硅通孔位于凹形绝缘介质层内的长度一致。3.一种晶圆级多芯片堆叠互连结构，其特征在于，包括：芯片键合体、基板及引出端子，所述芯片键合体转接于所述基板的第一表面，引出端子形成于所述基板的第二表面，其中，芯片键合体，包括堆叠设置的多个单体晶圆级芯片，多个单体晶圆级芯片直接通过键合层连接，所述单体晶圆级芯片包括：一个第一芯片结构、及至少一个第二芯片结构，所述至少一个第二芯片结构位于所述基板近端，所述第一芯片结构位于所述基板远端；所述第二芯片结构为权利要求1或2所述的芯片结构。4.根据权利要求3所述的晶圆级多芯片堆叠互连结构，其特征在于，所述第一芯片结构，包括：未完全贯穿晶圆的硅通连接结构，其第一表面包括：有源区、多层再分布线层以及凸点，第二表面为晶圆面。5.根据权利要求4所述的晶圆级多芯片堆叠互连结构，其特征在于，第一芯片结构、第二芯片结构的第一表面均包括：非导电胶膜层，包覆所述凸点，所述非导电胶膜层的厚度大于所述凸点的高度；所述键合层包括：单体晶圆级芯片之间的凸点连接及包覆所述凸点连接的非导电胶膜层。6.根据权利要求3-5任一所述的晶圆级多芯片堆叠互连结构，其特征在于，还包括：塑封层，基于基板级的包覆所述芯片键合体。7.一种硅通孔结构的制备方法，其特征在于，包括如下步骤：在晶圆的第一表面依次制备有源区、硅通孔、多层再分布线层及凸点，形成第一芯片结构；在第一芯片结构的基础上，对晶圆第二表面相对于硅通孔的位置刻蚀凹形槽，直至所有硅通孔露出；对晶圆第二表面沉积绝缘介质层，形成凹形绝缘介质层；在凹形槽绝缘介质层底部旋涂正性光敏型光刻胶形成光刻胶层，并采用欠曝光方式，通过调控光刻胶层的厚度，将凹形绝缘介质层内的硅通孔底部露出；通过反应离子刻蚀，去除硅通孔底部的绝缘介质层，露出硅通孔底部金属层；在晶圆第二表面，依次进行阻挡层、种子层及凸点下金属化层的制备，形成所述晶圆级芯片结构。8.一种晶圆级多芯片堆叠互连结构的制备方法，其特征在于，包括如下步骤：在晶圆的第一表面依次制备有源区、硅通孔、多层再分布线层及凸点，形成第一芯片结构；2CN111554646A权利要求书2/2页根据权利要求7所述的晶圆级芯片结构的制备方法，形成第二芯片结构；在位于底部的第一芯片结构的第一表面依次堆叠至少一个第二芯片结构及另一第一芯片结构，芯片结构之间基于凸点连接键合堆叠；制备塑封层，对依次堆叠至少一个第二芯片结构及另一第一芯片结构进行塑封；在位于底部的第一芯片结构的第二表面进行处理，形成所述第二芯片结构，并贴装至基板的