具有高可靠性的分离栅VDMOS器件及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN111969051A(43)申请公布日2020.11.20(21)申请号202010888687.2H01L21/336(2006.01)(22)申请日2020.08.28H01L29/06(2006.01)(71)申请人电子科技大学地址611731四川省成都市高新区（西区）西源大道2006号申请人电子科技大学广东电子信息工程研究院(72)发明人王卓祖健朱旭晗章文通方冬乔明李肇基张波(74)专利代理机构成都点睛专利代理事务所(普通合伙)51232代理人敖欢(51)Int.Cl.H01L29/423(2006.01)H01L29/78(2006.01)权利要求书2页说明书5页附图8页(54)发明名称具有高可靠性的分离栅VDMOS器件及其制造方法(57)摘要本发明提供一种具有高可靠性的分离栅VDMOS器件及其制造方法，包括第一导电类型衬底，第一导电类型漂移区，第一介质氧化层，分离栅多晶电极，第二介质氧化层，第三介质氧化层，控制栅多晶电极，第二导电类型阱区，重掺杂第一导电类型区，重掺杂第二导电类型区，源极金属接触，控制栅金属接触和分离栅金属接触。通过在过渡区增大槽宽，增加一次过渡区栅多晶刻蚀，形成控制栅多晶和栅氧化层包围分离栅金属接触的结构，避免了常规分离栅引出所需要的控制栅和分离栅之间的介质氧化层隔离，杜绝了厚氧隔离所带来的吸硼排磷问题和曲率效应带来的电场集中问题，以及存在厚氧隔离时过渡区耗尽不足问题，消除器件过渡区的提前击穿，保证器件耐压。CN111969051ACN111969051A权利要求书1/2页1.一种具有高可靠性的分离栅VDMOS器件，其特征在于包括：重掺杂第一导电类型衬底(11)、第一导电类型漂移区(12)、第一介质氧化层(31)、分离栅多晶电极(41)、第二介质氧化层(32)、第三介质氧化层(33)、控制栅多晶电极(42)、第二导电类型阱区(21)、重掺杂第一导电类型区(13)、重掺杂第二导电类型区(22)、源极金属接触(51)、控制栅金属接触(52)、分离栅金属接触(53)、第四介质氧化层(34)；在元胞区，所述的第一介质氧化层(31)、第二介质氧化层(32)、第三介质氧化层(33)和第四介质氧化层(34)、分离栅多晶电极(41)以及控制栅多晶电极(42)组成的槽结构位于第一导电漂移区(12)的中间，重掺杂第一导电类型区(13)位于器件表面，源极金属接触(51)沿纵向贯穿重掺杂第一导电类型区(13)并延伸到第二导电类型阱区(21)内，重掺杂第二导电类型区(22)相切于源极接触金属(51)下方，控制栅金属接触(52)位于槽结构中间与控制栅多晶电极(42)相连；在过渡区，所述的第一介质氧化层(31)、第二介质氧化层(32)、第三介质氧化层(33)第四介质氧化层(34)和分离栅多晶电极(41)以及控制栅多晶(42)组成的槽结构位于第一导电类型区(12)中间，且分离栅多晶电极(41)分为左右两半并与元胞区控制栅多晶电极(42)相连，分离栅金属接触(53)从两边的控制栅多晶电极(42)中间贯穿第四介质氧化层(34)、第二介质氧化层(32)、并与分离栅多晶电极(41)相连，控制栅多晶电极(42)在靠近终端的位置重新相连围绕分离栅金属接触(53)；在终端区，第一介质氧化层(31)、分离栅多晶电极(41)、源极金属接触(51)共同组成槽结构位于第一导电类型漂移区(12)中。2.根据权利要求1所述的具有高可靠性的分离栅VDMOS器件，其特征在于：过渡区槽结构宽度大于或等于元胞区和终端区的槽结构宽度。3.根据权利要求1所述的具有高可靠性的分离栅VDMOS器件，其特征在于：分离栅金属接触(53)被第二介质氧化层(32)、第三介质氧化层(33)、第四介质氧化层(34)、控制栅多晶电极(42)包围并与分离栅多晶电极(41)相连。4.根据权利要求1所述的具有高可靠性的分离栅VDMOS器件，其特征在于：元胞区和终端区的源极金属接触(51)、分离栅金属接触(53)引出后连接同一电位。5.根据权利要求1所述的具有高可靠性的分离栅VDMOS器件，其特征在于：终端区槽结构的个数大于等于1，元胞区和过渡区的深槽不与终端区深槽相连。6.根据权利要求1所述的具有高可靠性的分离栅VDMOS器件，其特征在于：第二导电类型阱区(21)无需掩膜版阻挡，直接注入形成遍及整个元胞区、过渡区和终端区，重掺杂第一导电类型区(13)使用同样方式得到。7.根据权利要求1所述的具有高可靠性的分离栅VDMOS器件，其特征在于：过渡区槽在靠近终端一侧为矩形或弧形结构。8.根据权利要求1所述的具有高可靠性的分离栅VDMOS器件，其特征在于：所述器件的半导体材料是Si或SiC半导体材料。9.根据权利要求1所