VDMOS器件及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113937167A(43)申请公布日2022.01.14(21)申请号202111224609.3(22)申请日2021.10.20(71)申请人杭州芯迈半导体技术有限公司地址310051浙江省杭州市滨江区西兴街道联慧街6号1-1201(72)发明人孙鹤王加坤(74)专利代理机构上海光华专利事务所(普通合伙)31219代理人刘逸潇(51)Int.Cl.H01L29/78(2006.01)H01L29/06(2006.01)H01L21/336(2006.01)权利要求书2页说明书10页附图8页(54)发明名称VDMOS器件及其制造方法(57)摘要本发明提供一种VDMOS器件及其制造方法，所述器件包括结构相同的元胞单元；各元胞单元构成元胞水平结构；所述元胞水平结构，包括：若干个并列的源区，和围绕各所述源区的栅极区；各所述栅极区于延伸方向上交汇重叠形成栅极交汇区，其余的形成栅极非交汇区；于所述栅极交汇区设有分隔区；于所述元胞单元对应所述栅极非交汇区设有JFET区；于所述元胞单元对应所述分隔区设有JFET隔断区；所述JFET隔断区处不同导电类型的掺杂离子浓度差大于所述JFET区处浓度差，使栅极交汇区于斜线方向上的耗尽层易于扩展，从而耗尽层更易于接触和融合，进而提高了沿所述斜线方向上的击穿电压，提升了器件的耐压性和稳定性。CN113937167ACN113937167A权利要求书1/2页1.一种VDMOS器件，其特征在于，包括若干个结构相同的元胞单元；各元胞单元的上部形成元胞水平结构；所述元胞水平结构包括：若干个相互隔离的源区，和围绕各所述源区设置的栅极区；所述源区的边界和所述栅极区的边界重合；各所述栅极区于延伸方向上的交汇重叠区域形成栅极交汇区，其余的所述栅极区形成栅极非汇区；于所述栅极交汇区设有分隔区；所述元胞单元于对应所述栅极非交汇区设有JFET区；所述元胞单元于对应所述分隔区设有JFET隔断区；所述JFET区和所述JFET隔断区具有相同的导电类型，且所述JFET区的掺杂浓度大于所述JFET隔断区的掺杂浓度。2.根据权利要求1所述的VDMOS器件，其特征在于，所述分隔区的边界范围位于所述栅极交汇区的边界范围内，且所述分隔区的面积不大于所述栅极交汇区的面积。3.根据权利要求2所述的VDMOS器件，其特征在于，所述元胞单元包括：半导体基体，包括第一导电类型的衬底和位于所述衬底上的外延层；所述外延层为第一导电类型；所述衬底为所述VDMOS的漏极区；JFET区，为第一导电类型，各所述JFET区形成于所述外延层对应所述栅极非交汇区中，且所述JFET从所述外延层的上表面向所述衬底方向延伸；JFET隔断区，为第一导电类型，各所述JFET隔断区形成于所述外延层对应所述分隔区中；第二导电类型阱区，位于所述栅极区两侧的所述外延层中；所述第二导电类型阱区的侧壁与所述JFET的侧壁相接触；第一导电类型源区，位于所述第二导电类型阱区中且位于靠近所述JFET区的一侧；第二导电类型接触体区，位于所述第二导电类型阱区中，所述第二导电类型接触体区的侧壁与所述第一导电类型源区的侧壁相接触；栅极，位于所述外延层上表面的所述栅极区中；所述栅极包括栅极电极和栅极介质层；所述栅极与所述JFET区、所述第二导电类型阱区和所述第一导电类型源区接触；源极电极，为金属层，与所述第一导电类型源区和所述第二导电类型接触体区连接；以及，漏极电极，位于所述衬底远离所述外延层的表面上。4.根据权利要求3所述的VDMOS器件，其特征在于，所述JFET隔断区为所述外延层的部分，所述JFET隔断区的掺杂浓度和所述外延层的掺杂浓度相同。5.根据权利要求3所述的VDMOS器件，其特征在于，所述第二导电类型阱区掺杂浓度，大于所述JFET区的掺杂浓度；所述JFET区的掺杂浓度，大于所述外延层的掺杂浓度。6.根据权利要求3所述的VDMOS器件，其特征在于，所述第二导电类型阱区与所述JFET区之间的掺杂浓度差，小于所述第二导电类型阱与所述外延层之间的掺杂浓度差。7.根据权利要求3所述的VDMOS器件，其特征在于，于所述外延层向所述衬底层延伸方向上，所述JFET区的延伸深度不大于所述第二导电类型阱的延伸深度。8.一种VDMOS器件制造方法，其特征在于，包括：形成第一导电类型的外延层，位于第一导电类型的衬底上；所述衬底为所述VDMOS的漏极区；基于如权利要求1所述VDMOS器件包括的所述元胞水平结构，于所述外延层对应所述栅极非交汇区中，形成第一导电类型的JFET区；于所述外延层对应所述栅极交汇区中，形成第2CN113937167A权利要求书2/2页一导电类型的JFET隔断区，以使各所述JFET区于延伸方向上基于所述JFET隔断区相隔