具有屏蔽栅的VDMOS器件及其制备方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利(10)授权公告号(10)授权公告号CNCN102569386102569386B(45)授权公告日2015.02.04(21)申请号201010595417.9审查员余元(22)申请日2010.12.17(73)专利权人上海华虹宏力半导体制造有限公司地址201203上海市浦东新区张江高科技园区祖冲之路1399号(72)发明人金勤海缪进征李陆萍(74)专利代理机构上海浦一知识产权代理有限公司31211代理人丁纪铁(51)Int.Cl.H01L29/78(2006.01)H01L29/423(2006.01)H01L21/336(2006.01)(56)对比文件US2002/0017682A1,2002.02.14,说明书第5-6段、附图3.US4716446,1987.12.29,权权利要求书1页利要求书1页说明书2页说明书2页附图4页附图4页(54)发明名称具有屏蔽栅的VDMOS器件及其制备方法(57)摘要本发明公开了一种具有屏蔽栅的VDMOS器件，为在VDMOS器件的漂移区上设置有屏蔽栅，屏蔽栅的两边叠加在位于其两边的VDMOS器件的控制栅上，该屏蔽栅与控制栅和漂移区之间均通过绝缘层隔离。采用本发明的结构，能有效降低器件的米勒电容，降低开关功耗并提高开关的速度。本发明还公开一种具有屏蔽栅的VDMOS器件的制备方法。CN102569386BCN10256938BCN102569386B权利要求书1/1页1.一种具有屏蔽栅的VDMOS器件，其特征在于：在VDMOS器件的漂移区上设置有屏蔽栅，所述屏蔽栅的两边分别叠加设置在位于其两边的VDMOS器件的控制栅上，该屏蔽栅与所述控制栅和所述漂移区之间均通过绝缘层隔离；所述控制栅形成在体区上方并会部分延伸到所述漂移区上方，所述控制栅由第一层多晶硅光刻刻蚀后形成，所述屏蔽栅由第二层多晶硅光刻刻蚀后形成；所述控制栅和所述体区的硅之间隔离有栅氧，被所述控制栅覆盖的所述体区表面用于形成沟道；位于所述屏蔽栅和所述漂移区之间的所述绝缘层由所述栅氧以及形成于所述栅氧表面的氧化硅层组成，位于所述屏蔽栅和所述控制栅之间的所述绝缘层由所述氧化硅层组成。2.如权利要求1所述的VDMOS器件，其特征在于：所述屏蔽栅设置为悬浮。3.如权利要求1所述的VDMOS器件，其特征在于：所述屏蔽栅与所述VDMOS器件的源极电连接。4.如权利要求1至3中任一项所述的VDMOS器件，其特征在于：所述屏蔽栅的两边对称设置，所述屏蔽栅与控制栅重叠的部分大概可占总屏蔽栅长度的1/10-9/10。5.如权利要求1至3中任一项权利要求所述的VDMOS器件，其特征在于：所述屏蔽栅的长度为0.1-100微米，所述屏蔽栅的厚度范围为0.01-5微米。6.如权利要求1至3中任一项所述的VDMOS器件，其特征在于：所述绝缘层为氧化硅层。7.一种具有屏蔽栅的VDMOS器件的制备方法，其特征在于，在VDMOS器件的控制栅制备完成之后，包括如下步骤：1)淀积在整个硅片表面氧化硅层，所述氧化硅层覆盖所述控制栅；2)接着淀积第二层多晶硅；3)对所述第二层多晶硅进行光刻刻蚀，形成屏蔽栅，所述屏蔽栅位于漂移区之上，且所述屏蔽栅的两边分别叠加设置在位于其两边的VDMOS器件的控制栅上。8.如权利要求7所述的制备方法，其特征在于：还包括将所述VDMOS器件的源极与所述屏蔽栅形成电连接的步骤。9.如权利要求7或8所述的制备方法，其特征在于：所述屏蔽栅的两边对称设置，所述屏蔽栅位于所述控制栅上的部分为屏蔽栅总长度的1/10-9/10。10.如权利要求7或8所述的制备方法，其特征在于：所述第二层多晶硅的厚度为：0.1-5微米。2CN102569386B说明书1/2页具有屏蔽栅的VDMOS器件及其制备方法技术领域[0001]本发明涉及一种VDMOS结构。本发明还涉及一种VDMOS结构的制备方法。背景技术[0002]随着半导体制造工艺的不断发展，对电源管理系统的转换效率和尺寸要求日益提高。集成电路尺寸的缩小使得芯片操作电压降低，因此系统的转换效率和尺寸尤其重要。开关电源中开关的寄生电容是阻碍电源系统效率提高和尺寸减小的关键因素之一。[0003]VDMOS(纵向双扩散金属氧化物半导体场效应晶体管)结构为电源管理系统的常用开关器件。传统VDMOS只有一层栅(见图1)，起控制开关导通和关断的作用，其栅漏间的电容因米勒效应成为此器件最关键寄生电容，此电容的减小对开关功耗的减少和速度的提高起到举足轻重的作用。功耗的减少使得效率提高，而速度的提高使得系统中的电感和电容尺寸减小。[0004]因此，一个具有低寄生电容的VDMOS器件结构是需要的。发明内容[0005]本发明要解决的技术问题是提供一种具有屏蔽栅的VDMOS器件，其能降低器件