非交叠时钟信号产生电路.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115459750A(43)申请公布日2022.12.09(21)申请号202210984557.8(22)申请日2022.08.17(71)申请人骏盈半导体（上海）有限公司地址200030上海市徐汇区漕溪北路88号1905、1906室(72)发明人赵天昊肖飞于翔(74)专利代理机构北京成创同维知识产权代理有限公司11449专利代理师蔡纯杨思雨(51)Int.Cl.H03K5/156(2006.01)H03K17/687(2006.01)权利要求书2页说明书6页附图4页(54)发明名称非交叠时钟信号产生电路(57)摘要本发明公开了一种非交叠时钟信号产生电路，包括第一时钟电路，用于根据输入时钟信号的同相信号对第一节点和第二节点进行充放电，并将第一节点电压和第二节点电压转换成方波信号，以得到第一时钟信号；以及第二时钟电路，用于根据输入时钟信号的反相信号对第三节点和第四节点进行充放电，并将第三节点电压和第四节点电压转换成方波信号，以得到第二时钟信号，其中，通过设置第一时钟电路的第一节点电压和第二节点电压与第二时钟电路的第三节点电压和第四节点电压之间的充放电速度差异来实现第一时钟信号和第二时钟信号的相位不交叠，从而可以在降低电路复杂度以及减小电路规模的基础上产生非交叠时钟信号。CN115459750ACN115459750A权利要求书1/2页1.一种非交叠时钟信号产生电路，用于基于输入时钟信号产生第一时钟信号和第二时钟信号，其中，所述第一时钟信号和所述第二时钟信号的相位不交叠，包括：第一时钟电路，包括第一充放电模块和第一电压转换模块，所述第一充放电模块用于根据所述输入时钟信号的同相信号对第一节点和第二节点进行充放电，以得到第一节点电压和第二节点电压，所述第一电压转换模块用于将所述第一节点电压和第二节点电压转换成方波信号，以得到所述第一时钟信号；以及第二时钟电路，包括第二充放电模块和第二电压转换模块，所述第二充放电模块用于根据所述输入时钟信号的反相信号对第三节点和第四节点进行充放电，以得到第三节点电压和第四节点电压，所述第二电压转换模块用于将所述第三节点电压和第四节点电压转换成方波信号，以得到所述第二时钟信号，其中，通过设置所述第一时钟电路的第一节点电压和第二节点电压与所述第二时钟电路的第三节点电压和第四节点电压之间的充放电速度差异来实现所述第一时钟信号和第二时钟信号的相位不交叠。2.根据权利要求1所述的电路，其中，当所述输入时钟信号由高电平翻转为低电平时，所述第二节点电压的充电时间小于所述第三节点电压的放电时间，使得所述第二时钟信号的上升沿相对于所述第一时钟信号的下降沿延迟第一时间，当所述输入时钟信号由低电平翻转为高电平时，所述第四节点电压的充电时间小于所述第一节点电压的放电时间，使得所述第二时钟信号的下降沿相对于所述第一时钟信号的上升沿延迟第二时间。3.根据权利要求2所述的电路，还包括：缓冲器，用于接收所述输入时钟信号，并根据所述输入时钟信号提供所述输入时钟信号的同相信号；反相器，用于接收所述输入时钟信号，并根据所述输入时钟信号提供所述输入时钟信号的反相信号。4.根据权利要求3所述的电路，其中，所述第一充放电模块包括：第一晶体管，其栅端连接至所述缓冲器的输出端，源端连接至电源；第二晶体管，其栅端连接至所述缓冲器的输出端，源端接地；第一限流电阻，连接在所述第一晶体管的漏端和所述第二晶体管的漏端之间，其中，所述第一晶体管与所述第一限流电阻相连的节点为所述第一节点，所述第二晶体管与所述第一限流电阻相连的节点为所述第二节点。5.根据权利要求4所述的电路，其中，所述第一电压转换模块包括：第三晶体管，其栅端连接至所述第一节点，源端连接至所述电源；第四晶体管，其栅端连接至所述第二节点，源端接地，其中，所述第三晶体管的漏端和所述第四晶体管的漏端相连的第五节点提供所述第一时钟信号。6.根据权利要求4所述的电路，其中，所述第一晶体管和所述第三晶体管为PMOS管，所述第二晶体管、所述第四晶体管为NMOS管。7.根据权利要求5所述的电路，其中，所述第二充放电模块包括：第五晶体管，其栅端连接至所述反相器的输出端，源端连接至所述电源；2CN115459750A权利要求书2/2页第六晶体管，其栅端连接至所述反相器的输出端，源端接地；第二限流电阻，连接在所述第五晶体管的漏端和所述第六晶体管的漏端之间，其中，所述第五晶体管与所述第二限流电阻相连的节点为所述第三节点，所述第六晶体管与所述第二限流电阻的相连节点为所述第四节点。8.根据权利要求7所述的电路，其中，所述第二电压转换模块包括：第七晶体管，其栅端连接至所述第三节点，源端连接至所述电源；第八晶体管，其栅端连接至所述第四节点，源端接地，其中，所述第七晶