用于时钟信号产生的集成电路、方法及系统.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN105607688A(43)申请公布日2016.05.25(21)申请号201510784625.6(22)申请日2015.11.16(30)优先权数据14/546,5642014.11.18US(71)申请人爱特梅尔公司地址美国加利福尼亚州(72)发明人艾伯特·S·韦纳(74)专利代理机构北京律盟知识产权代理有限责任公司11287代理人林斯凯(51)Int.Cl.G06F1/08(2006.01)G06F1/28(2006.01)G06F1/32(2006.01)权利要求书2页说明书4页附图4页(54)发明名称用于时钟信号产生的集成电路、方法及系统(57)摘要本申请案涉及一种用于时钟信号产生的集成电路、方法及系统。本说明书描述一种集成电路，所述集成电路包括：单线接口；时钟电路，其经配置以检测来自所述单线接口的电压且产生具有基于所述所检测电压的频率的时钟信号；及数字系统，其与所述单线接口及所述时钟电路耦合。所述数字系统经配置以：从所述单线接口接收数据信号；使用来自所述单线接口的电力信号给所述数字系统供电；且执行由所述时钟信号时控的一或多个操作。CN105607688ACN105607688A权利要求书1/2页1.一种集成电路，其包括：单线接口；时钟电路，其经配置以检测来自所述单线接口的电压且产生具有基于所述所检测电压的频率的时钟信号；及数字系统，其与所述单线接口及所述时钟电路耦合，所述数字系统经配置以：从所述单线接口接收数据信号；使用从所述单线接口接收的电力信号给所述数字系统供电；且执行由所述时钟信号时控的一或多个操作。2.根据权利要求1所述的集成电路，其中所述时钟电路经配置以响应于确定所述所检测电压低于阈值电压而降低所述时钟信号的所述频率，借此降低所述数字系统的操作速度。3.根据权利要求1所述的集成电路，其中所述时钟电路经配置以基于所述所检测电压与阈值电压之间的差而在指定频率范围内将所述时钟信号的所述频率调整到目标频率。4.根据权利要求1所述的集成电路，其中所述时钟电路经配置以在一时间周期内检测来自所述单线接口的经整流电压且基于所述所检测经整流电压来调整所述时钟信号的所述频率。5.根据权利要求1所述的集成电路，其中所述时钟电路包括数字电路，所述数字电路包括多个分频器。6.根据权利要求1所述的集成电路，其中所述时钟电路包括模拟电路。7.根据权利要求1所述的集成电路，其中如果来自所述单线接口的所述电压下降到零达一时间周期，那么所述时钟电路经配置以中止产生所述时钟信号。8.根据权利要求1所述的集成电路，其中所述数字系统经配置以执行一或多个加密操作。9.根据权利要求1所述的集成电路，其中所述频率与所述所检测电压成比例。10.根据权利要求1所述的集成电路，其中所述频率介于第一与第二其它频率之间。11.一种方法，其包括：从数字系统的单线接口接收数据信号；使用从所述单线接口接收的电力信号给所述数字系统供电；检测来自所述单线接口的电压；由时钟电路产生具有基于所述所检测电压的频率的时钟信号；及在所述数字系统处执行由具有基于所述所检测电压的所述频率的所述时钟信号时控的一或多个操作。12.根据权利要求11所述的方法，其包括响应于确定所述所检测电压低于阈值电压而降低所述时钟信号的所述频率，借此降低所述数字系统的操作速度。13.根据权利要求11所述的方法，其包括基于所述所检测电压与阈值电压之间的差而在指定频率范围内将所述时钟信号的所述频率调整到目标频率。14.根据权利要求11所述的方法，其包括在一时间周期内检测来自所述单线接口的经整流电压且基于所述所检测经整流电压来调整所述时钟信号的所述频率。15.根据权利要求11所述的方法，其包括使用包括多个分频器的数字电路产生所述时2CN105607688A权利要求书2/2页钟信号。16.根据权利要求11所述的方法，其包括使用模拟电路产生所述时钟信号。17.根据权利要求11所述的方法，其包括如果来自所述单线接口的所述电压下降到零达一时间周期，那么中止产生所述时钟信号。18.根据权利要求11所述的方法，其包括使用所述所产生时钟信号执行一或多个加密操作。19.根据权利要求11所述的方法，其中所述频率与所述所检测电压成比例。20.根据权利要求11所述的方法，其中所述频率介于第一与第二其它频率之间。21.一种系统，其包括：用户系统；及单线系统，其通过单线接口与所述用户系统耦合，所述单线系统包括：单线接口；时钟电路，其经配置以检测来自所述单线接口的电压且产生具有基于所述所检测电压的频率的时钟信号；及数字系统，其与所述单线接口及所述时钟电路耦合，所述数字系统经配置以：从所述单线接口接收来自所述用户系统的数据信号；从所述单线接口使用来自所述用户系统的