集成电路结构.pdf

(19)中华人民共和国国家知识产权局*CN101908543A*(12)发明专利申请(10)申请公布号CNCN101908543101908543A(43)申请公布日2010.12.08(21)申请号201010196909.0H01L21/336(2006.01)(22)申请日2010.06.02(30)优先权数据61/183,4032009.06.02US12/615,9962009.11.10US(71)申请人台湾积体电路制造股份有限公司地址中国台湾新竹市(72)发明人柯志欣万幸仁(74)专利代理机构隆天国际知识产权代理有限公司72003代理人姜燕邢雪红(51)Int.Cl.H01L27/088(2006.01)H01L29/78(2006.01)H01L29/06(2006.01)权利要求书2页说明书6页附图13页(54)发明名称集成电路结构(57)摘要本发明提供集成电路结构。上述集成电路结构包括一基底及一通道位于该基底之上。该通道包括由III族元素和V族元素所构成的一第一III-V族化合物半导体材料。一栅极结构设置于该通道上。一源极/漏极区域邻接该通道，以及该源极/漏极区域包括一IV族区域择自一群组实质上包含硅、锗、及上述的组合。通过再成长硅/锗源极/漏极区域，可将既有的硅化技术用于降低源极/漏极电阻，且改善最终晶体管的驱动电流。缓冲层具有缓和介于晶体管的通道与源极/漏极区域之间的晶格常数转换的效果，因而导致具有降低缺陷密度和降低结漏电流的效果。CN1098543ACN101908543ACCNN110190854301908549A权利要求书1/2页1.一种集成电路结构，包括：一基底；一通道位于该基底之上，其中该通道包括由III族元素和V族元素所构成的一第一III-V族化合物半导体材料；一栅极结构设置于该通道上；以及一源极/漏极区域邻接该通道，其中该源极/漏极区域包括一IV族区域择自一群组实质上包含硅、锗、及上述的组合。2.如权利要求1所述的集成电路结构，其中该源极/漏极区域的底表面低于该通道的底表面。3.如权利要求1所述的集成电路结构，还包括一栅极间隙子位于该栅极结构的侧壁上，以及其中该栅极间隙子的外缘垂直对准于该源极/漏极区域的内部侧壁。4.如权利要求1所述的集成电路结构，其中该IV族区域是由掺杂一杂质的IV族半导体材料所构成，其中该源极/漏极区域还包括一缓冲层位于该通道和该IV族区域之间且毗邻该通道和该IV族区域，以及其中该缓冲层包括一第二III-V族化合物半导体材料具有一晶格常数介于该通道的晶格常数与该IV族区域的晶格常数之间。5.如权利要求1所述的集成电路结构，其中该栅极结构包括一栅极电极，以及其中该栅极电极的全部位于该通道之上。6.如权利要求1所述的集成电路结构，其中该栅极结构包括一栅极电极，以及其中该栅极电极包括一部分直接位于该通道之上，以及额外的部分位于该通道的对向边。7.如权利要求1所述的集成电路结构，其中该栅极结构包括一栅极电极与一下方的半导体层接触。8.一种集成电路结构，包括：一半导体基底；一通道位于该半导体基底之上，其中该通道包括由III族元素和V族元素所构成的一第一III-V族化合物半导体材料；一栅极结构设置于该通道上；一栅极间隙子位于该栅极结构的侧壁上；一凹入邻接该通道，该凹入具有一底部低于该通道的底部；以及一源极/漏极区域位于该凹入中，其中该源极/漏极区域包括一IV族区域择自一群组实质上包含硅、锗、及上述的组合，以及其中该源极/漏极区域掺杂一n-型掺杂物或一p-型掺杂物。9.如权利要求8所述的集成电路结构，还包括一缓冲层包括一第二III-V族化合物半导体材料于该凹入中，其中该缓冲层包括一垂直部分位于该通道与该IV族区域之间，以及其中该缓冲层包括一第二III-V族化合物半导体材料具有一晶格常数介于该通道的一第一晶格常数与该IV族区域的一第二晶格常数之间。10.如权利要求9所述的集成电路结构，其中该缓冲层具有一梯度组成，具有较靠近该通道的第一部分的晶格常数较接近该第一晶格常数，以及较靠近该IV族区域的第二部分的晶格常数较接近该第二晶格常数。11.一种集成电路结构，包括：2CCNN110190854301908549A权利要求书2/2页一基底；一鳍式结构位于该基底之上，其中该鳍式结构包括由III族元素和V族元素所构成的一第一III-V族化合物半导体材料；一栅极结构一部分直接设置于该鳍式结构之上，及一额外部分设置于该鳍式结构的另一端上；以及一源极/漏极区域邻接该鳍式结构，其中该源极/漏极区域包括一IV族区域择自一群组实质上包含硅、锗、及上述的组合。12.如权利要求11所述的集成电路结构，其中该鳍式结构包括：一中央鳍式结构由该第一III-V族化合物半导体材料形成；以及一半导体层包括一第一部分直接