集成电路结构.pdf

(19)中华人民共和国国家知识产权局*CN102064154A*(12)发明专利申请(10)申请公布号CN102064154A(43)申请公布日2011.05.18(21)申请号201010535503.0(22)申请日2010.11.04(30)优先权数据61/258,4142009.11.05US12/907,2492010.10.19US(71)申请人台湾积体电路制造股份有限公司地址中国台湾新竹市(72)发明人黄见翎吴逸文刘重希(74)专利代理机构隆天国际知识产权代理有限公司72003代理人姜燕陈晨(51)Int.Cl.H01L23/522(2006.01)H01L23/532(2006.01)H01L23/00(2006.01)权利要求书1页说明书5页附图6页(54)发明名称集成电路结构(57)摘要本发明提供一种集成电路结构，包括：一半导体基板；一钝化层，位于该半导体基板上；一高分子层，位于该钝化层上；一内连线线路，形成于该钝化层与该高分子层之间；以及一保护层，形成于该内连线线路与该高分子层之间；其中该保护层为含铜材料层，且包括III族元素、IV族元素、或V族元素中至少一个。形成于钝化层上的铜内连线被含铜材料层保护。上述含铜材料层含有III族元素、IV族元素、V族元素、或上述的组合。本发明可避免后钝化内连线氧化而在后续凸块工艺不需额外蚀刻步骤。CN102645ACCNN110206415402064164A权利要求书1/1页1.一种集成电路结构，包括：一半导体基板；一钝化层，位于该半导体基板上；一高分子层，位于该钝化层上；一内连线线路，形成于该钝化层与该高分子层之间；以及一保护层，形成于该内连线线路与该高分子层之间；其中该保护层为含铜材料层，且包括III族元素、IV族元素、或V族元素中至少一个。2.根据权利要求1所述的集成电路结构，其中该保护层为氮化铜锗层。3.根据权利要求1所述的集成电路结构，其中该钝化层具有一开口露出部分的该半导体基板，且该内连线线路是形成于部分该钝化层上并填入该钝化层的开口。4.根据权利要求3所述的集成电路结构，还包括一钛层位于该内连线线路下，且该钛层衬垫该钝化层的开口的底部及侧壁；以及一铜层形成于该内连线线路与该钛层之间。5.根据权利要求1所述的集成电路结构，其中该高分子层具有一开口露出部分该保护层，以及一凸块结构位于该高分子层上，且该凸块结构经由该高分子的该开口电性连接至该保护层。6.根据权利要求5所述的集成电路结构，其中该凸块结构包括一铜柱，与一盖层位于该铜柱上，其中该盖层包括含镍层、含锡层、或上述的组合中至少一个。7.根据权利要求5所述的集成电路结构，其中该凸块结构包括一含锡层位于该铜柱的侧壁上。8.一种集成电路结构，包括：一半导体基板，包括一接触区；一钝化层，位于该半导体基板上，且该钝化层具有一开口露出部分该接触区；一铜线路位于部分该钝化层上，且填入该开口以电性连接至该接触区；以及一保护层，形成于该铜连线的表面上；其中该保护层为含铜材料层，且包括III族元素、IV族元素、或V族元素中至少一个。9.根据权利要求8所述的集成电路结构，其中该保护层是氮化铜锗层、铜锗层、硅化铜层、硅氮化铜层、硅氮化铜锗层、氮化铜层、磷化铜层、碳化铜层、硼化铜层、或上述的组合中至少一个。10.根据权利要求8所述的集成电路结构，还包括一铜柱位于该保护层上。2CCNN110206415402064164A说明书1/5页集成电路结构技术领域[0001]本发明涉及一种集成电路元件的制造工艺，特别是涉及一种具有后钝化内连线的集成电路元件。背景技术[0002]现有的集成电路是由横向排列的百万个有源元件如晶体管及电容所组成。这些元件在初步制造工艺中彼此绝缘，但在后段制造工艺中将以内连线连接元件以形成功能电路。一般的内连线结构包含横向内连线如金属线路，与垂直内连线如通孔与接点。现有的集成电路其性能与密度的上限取决于内连线。集成电路可含有钝化层，以保护其下的层状结构不受湿气、污染物、或其他劣化或损伤集成电路的状况影响。目前广泛采用的晶片等级的裸片尺寸封装(WLCSP)具有成本低廉与工艺简单等优点。在一般的晶片等级的裸片尺寸封装中，在金属化层上形成内连线结构后，接着形成凸块下冶金(UBM)层，以及固定焊球。在后钝化内连线(PPI)工艺中，连接至集成电路的接点区的接点焊盘与其他导体，是形成于钝化层的顶部上。后钝化内连线可将集成电路的连线重新布线，以接触封装结构。一般来说，氮化硅或聚酰亚胺可避免铜组成的后钝化内连线氧化，但需额外的图案化步骤(比如蚀刻工艺)以利后续凸块工艺。由于聚酰亚胺涂布工艺中无法进行去氧化步骤，因此必需考虑铜电镀工艺到聚酰亚胺涂布工艺之间的留置时间(Q-time)。发明内容[0003]为克服现有技术的缺陷，本发明一实