电子器件用外延衬底及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利(10)授权公告号(10)授权公告号CNCN102460664102460664B(45)授权公告日2014.08.13(21)申请号201080031291.0坂本陵伊藤统夫(22)申请日2010.05.10(74)专利代理机构北京林达刘知识产权代理事务所(普通合伙)11277(30)优先权数据2009-1148602009.05.11JP代理人刘新宇2010-1078212010.05.10JP(51)Int.Cl.H01L21/338(2006.01)(85)PCT国际申请进入国家阶段日H01L21/205(2006.01)2012.01.11H01L29/778(2006.01)(86)PCT国际申请的申请数据H01L29/812(2006.01)PCT/JP2010/0031622010.05.10(56)对比文件(87)PCT国际申请的公布数据JP2008171843A,2008.07.24,WO2010/131451JA2010.11.18US2009/0173951A,2009.07.09,(73)专利权人同和电子科技有限公司审查员徐健地址日本东京都(72)发明人生田哲也清水成柴田智彦权权利要求书1页利要求书1页说明书9页说明书9页附图3页附图3页(54)发明名称电子器件用外延衬底及其制造方法(57)摘要一种电子器件用外延衬底及其制造方法，可以改善导电性SiC单晶衬底上的III族氮化物电子器件的纵方向耐电压。该电子器件用外延衬底包括：导电性SiC单晶衬底；形成在SiC单晶衬底上并用作绝缘层的缓冲层；以及通过在缓冲层上外延生长多个III族氮化物层所形成的主层叠体，其中，横方向是电流流动方向。该外延衬底的特征在于：缓冲层包括与SiC单晶衬底相接触的初始生长层、以及形成在初始生长层上并具有超晶格多层结构的超晶格层叠体，初始生长层由Ba1Alb1Gac1Ind1N(0≤a1≤1、0＜b1≤1、0≤c1≤1、0≤d1≤1、a1+b1+c1+d1＝1)材料制成，超晶格层叠体是通过使由Ba2Alb2Gac2Ind2N(0≤a2≤1、0≤b2≤1、0≤c2≤1、0≤d2≤1、a2+b2+c2+d2＝1)材料制成的第一层和带隙与第一层的带隙不同并由Ba3Alb3Gac3Ind3N(0≤a3≤1、0≤b3≤1、0≤c3≤1、0≤d3≤1、a3+b3+c3+d3＝1)材料CN102460664BCN10246B制成的第二层交替层叠而成；以及超晶格层叠体和主层叠体的位于缓冲层侧的部分至少之一的C浓度为1×1018/cm3以上。CN102460664B权利要求书1/1页1.一种电子器件用外延衬底，包括：导电性SiC单晶衬底，位于所述SiC单晶衬底上并用作绝缘层的缓冲层，以及通过在所述缓冲层上外延生长多个III族氮化物层所形成的主层叠体；其中，横方向是电流流动方向，所述缓冲层至少包括与所述SiC单晶衬底相接触的初始生长层、以及位于所述初始生长层上并具有超晶格多层结构的超晶格层叠体，所述初始生长层由Ba1Alb1Gac1Ind1N材料制成，其中0≤a1≤1、0＜b1≤1、0≤c1≤1、0≤d1≤1、a1+b1+c1+d1＝1，所述超晶格层叠体由第一层和带隙与所述第一层的带隙不同的第二层交替层叠而成，其中，所述第一层由Ba2Alb2Gac2Ind2N材料制成，0≤a2≤1、0≤b2≤1、0≤c2≤1、0≤d2≤1、a2+b2+c2+d2＝1，所述第二层由Ba3Alb3Gac3Ind3N材料制成，0≤a3≤1、0≤b3≤1、0≤c3≤1、0≤d3≤1、a3+b3+c3+d3＝1，以及所述主层叠体的位于所述缓冲层侧的部分和所述超晶格层叠体这两者的C浓度均为1×1018/cm3以上。2.根据权利要求1所述的电子器件用外延衬底，其特征在于，所述第一层由AlN材料制成，并且所述第二层由Alb3Gac3N材料制成，其中a3＝0、0＜b3≤0.5、0.5≤c3＜1、d3＝0。3.根据权利要求1或2所述的电子器件用外延衬底，其特征在于，所述初始生长层由Ba1Alb1Gac1Ind1N材料制成，其中0≤a1≤1、0.5≤b1≤1、0≤c1≤1、0≤d1≤1、a1+b1+c1+d1＝1。4.根据权利要求1或2所述的电子器件用外延衬底，其特征在于，所述初始生长层由AlN材料制成。5.一种电子器件用外延衬底的制造方法，所述外延衬底包括：导电性SiC单晶衬底，位于所述SiC单晶衬底上并用作绝缘层的缓冲层，以及通过在所述缓冲层上外延生长多个III族氮化物层所形成的主层叠体，其中，横方向是电流流动方向，所述缓冲层至少包括与所述SiC单晶衬底相接触的初始生长层、以及位于所述初始生长层上并具有超晶格多层结构的超晶格层叠体，利