具有沟道背面钝化层器件的FinFET和方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号(10)申请公布号CNCN104037227104037227A(43)申请公布日2014.09.10(21)申请号201310236959.0(51)Int.Cl.(22)申请日2013.06.14H01L29/78(2006.01)H01L29/06(2006.01)(30)优先权数据H01L21/336(2006.01)13/791,3252013.03.08US(71)申请人台湾积体电路制造股份有限公司地址中国台湾新竹(72)发明人戈本·多恩伯斯马克范·达尔乔治斯·威廉提斯布兰丁·迪里耶克里希纳·库马尔·布瓦尔卡查理德·肯尼斯·奥克斯兰德马丁·克里斯多夫·霍兰德施奕强马提亚斯·帕斯拉克(74)专利代理机构北京德恒律治知识产权代理有限公司11409代理人章社杲孙征权权利要求书1页利要求书1页说明书6页说明书6页附图6页附图6页(54)发明名称具有沟道背面钝化层器件的FinFET和方法(57)摘要具有背面钝化层的FinFET包括设置在衬底上的模板层、设置在模板层上方的缓冲层、设置在缓冲层上方的沟道背面钝化层以及设置在沟道背面钝化层上方的沟道层。栅极绝缘层设置在沟道层和沟道背面钝化层上方并且与沟道层和沟道背面钝化层接触。缓冲层可选地包含铝，以及沟道层可以可选地包含III-V族半导体化合物。STI可以设置在沟道背面钝化层的相对侧上，并且沟道背面钝化层可以具有在STI的顶面之上设置的顶面以及在STI的顶面之下设置的底面。本发明还提供了一种具有沟道背面钝化层器件的FinFET和方法。CN104037227ACN104372ACN104037227A权利要求书1/1页1.一种器件，包括：模板层，设置在衬底上；缓冲层，设置在所述模板层上方；沟道背面钝化层，设置在所述缓冲层上方；沟道层，设置在所述沟道背面钝化层上方；以及栅极绝缘层，设置在所述沟道层和所述沟道背面钝化层上方并且与所述沟道层和所述沟道背面钝化层相接触，所述沟道背面钝化层将所述缓冲层与所述栅极绝缘层分开。2.根据权利要求1所述的器件，其中，所述缓冲层包含铝。3.根据权利要求2所述的器件，其中，所述沟道背面钝化层包含磷化铟和锑化镓中的一种。4.根据权利要求3所述的器件，其中，所述沟道层包含III-V族半导体化合物。5.根据权利要求1所述的器件，还包括：设置在所述沟道背面钝化层的相对侧上的浅沟槽隔离结构（STI），所述沟道层设置在所述STI的顶面之上，并且所述沟道背面钝化层的顶面设置在所述STI的顶面之上，并且所述沟道背面钝化层的底面设置在所述STI的顶面之下。6.根据权利要求1所述的器件，其中，所述沟道背面钝化层包括肩区，其中所述栅极绝缘层与所述肩区的侧壁相接触。7.一种器件，包括：鳍，具有沟道区；沟道层，设置在所述沟道区中；缓冲层，设置在所述沟道层下方；沟道背面钝化层，设置在所述沟道层和所述缓冲层之间；以及栅极绝缘层，设置在所述沟道层和所述沟道背面钝化层的第一部分上方并且与所述沟道层和所述沟道背面钝化层的所述第一部分相接触。8.根据权利要求7所述的器件，进一步包括：浅沟槽隔离结构（STI），设置在所述沟道背面钝化层的相对侧上，所述沟道背面钝化层的顶面设置在所述STI的顶面之上，所述沟道背面钝化层的底面设置在所述STI的顶面之下。9.根据权利要求7所述的器件，其中，所述沟道背面钝化层包括肩区，其中，所述栅极绝缘层与所述肩区的侧壁相接触。10.一种形成器件的方法，包括：在衬底上方形成模板层；在所述模板层上方形成缓冲层；在所述缓冲层上方形成沟道背面钝化层；在所述沟道背面钝化层上方形成沟道层，所述沟道层包括沟道区的至少一部分；以及在所述沟道区上方形成栅极绝缘层。2CN104037227A说明书1/6页具有沟道背面钝化层器件的FinFET和方法技术领域[0001]本发明涉及半导体领域，更具体地，本发明涉及一种具有沟道背面钝化层器件的FinFET和方法。背景技术[0002]随着现代集成电路的尺寸的收缩，相关晶体管的尺寸也在收缩。为了在可预测性质的情况下操作，晶体管生产主要聚焦于收缩晶体管的部件尺寸。然而，由于晶体管部件的尺寸已接近原子尺寸，所以开发了新的晶体管设计。鳍式长效应晶体管（FinFET）有时用于替换平面金属氧化物半导体场效应晶体管（MOSFET），使更大的晶体管封装密度成为可能同时保持可预测的器件性能。[0003]在传统上，诸如MOSFET的平面晶体管具有在半导体中设置的源极和漏极，以及在源极和漏极之间的半导体的表面上设置的栅极。FinFET具有位于凸起的鳍中的沟道区，以及位于沟道区中覆盖鳍的一侧或多侧的栅极绝缘件和栅极接触件。可以在沟道区域的两侧上形成源极和漏极。发明内容[0004]为了解决现有技术中所