集成芯片和形成集成芯片的方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115841986A(43)申请公布日2023.03.24(21)申请号202210553370.2(22)申请日2022.05.20(30)优先权数据63/280,2852021.11.17US17/672,3822022.02.15US(71)申请人台湾积体电路制造股份有限公司地址中国台湾新竹(72)发明人陈姿妤石昇弘涂国基(74)专利代理机构北京德恒律治知识产权代理有限公司11409专利代理师章社杲李伟(51)Int.Cl.H01L21/768(2006.01)H10B53/00(2023.01)权利要求书2页说明书12页附图16页(54)发明名称集成芯片和形成集成芯片的方法(57)摘要本发明的实施例提供了一种集成芯片，包括衬底；下部介电结构，位于衬底上方；互连件，位于下部介电结构内；蚀刻停止层，位于下部介电结构上方；层间介电层，位于蚀刻停止层上方；一个或多个开口，延伸穿过层间介电层和蚀刻停止层；存储器单元，包括设置在一个或多个开口上方和一个或多个开口内下部电极、数据存储层和上部电极；其中，下部电极、数据存储层和上部电极中的每个延伸到一个或多个开口中并且位于横向于一个或多个开口的层间介电层上方。本发明的实施例还提供了形成集成芯片的方法。CN115841986ACN115841986A权利要求书1/2页1.一种集成芯片，包括：衬底；下部介电结构，位于所述衬底上方；互连件，位于所述下部介电结构内；蚀刻停止层，位于所述下部介电结构上方；层间介电层，位于所述蚀刻停止层上方；一个或多个开口，延伸穿过所述层间介电层和所述蚀刻停止层；存储器单元，包括设置在所述一个或多个开口上方和所述一个或多个开口内下部电极、数据存储层和上部电极；其中，所述下部电极、所述数据存储层和所述上部电极中的每个延伸到所述一个或多个开口中并且位于横向于所述一个或多个开口的所述层间介电层上方。2.根据权利要求1所述的集成芯片，其中，所述一个或多个开口包括多个开口。3.根据权利要求1所述的集成芯片，其中，所述一个或多个开口包括以二维方式布置的至少三个开口。4.根据权利要求1所述的集成芯片，其中，所述一个或多个开口在包括四个或更多个开口的二维阵列中。5.根据权利要求1所述的集成芯片，其中，所述数据存储层包括铁电层。6.根据权利要求1所述的集成芯片，其中，所述下部电极与所述互连件直接接触。7.根据权利要求1所述的集成芯片，其中，所述一个或多个开口的深度大于或等于所述一个或多个开口的宽度。8.根据权利要求1所述的集成芯片，其中，所述层间介电层是低k介电层。9.一种集成芯片，包括：衬底；金属互连件，位于所述衬底上方，所述金属互连件包括金属化层；介电结构，位于所述金属化层上方；三个或更多个开口，延伸穿过所述介电结构；存储器单元，包括设置在所述介电结构上方并且位于所述三个或更多个开口的每个开口内的下部电极、数据存储层和上部电极；其中，所述下部电极、所述数据存储层和所述上部电极中的每个下降到所述三个或更多个开口中并且位于横向于所述三个或更多个开口的所述介电结构上方；以及所述三个或更多个开口以二维布置的方式设置。10.一种形成集成芯片的方法，包括：在衬底上方的下部介电结构内形成下部互连件；在所述下部介电结构上方形成蚀刻停止层；在所述蚀刻停止层上方形成层间介电层；蚀刻穿过所述层间介电层的多个开口；在所述层间介电层上方和所述开口中形成存储器单元堆叠件；蚀刻以从所述存储单元堆叠件限定存储器单元；其中，所述存储器单元的上部电极下降到每个所述开口中；以及2CN115841986A权利要求书2/2页所述存储器单元的部分从所述开口开始在所述层间介电层上方横向延伸。3CN115841986A说明书1/12页集成芯片和形成集成芯片的方法技术领域[0001]本发明的实施例涉及集成芯片和形成集成芯片的方法。背景技术[0002]许多当前的电子器件包含电子存储器。电子存储器可以是易失性或非易失性的。非易失性存储器在没有电源的情况下保留存储的数据，而易失性存储器则不能。需要频繁刷新的动态随机存取存储器(DRAM)是易失性存储器。非易失性存储器包括例如电阻式随机存取存储器(RRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FeRAM)、相变存储器(PCM)等。发明内容[0003]本发明的一些实施例提供了一种集成芯片，包括：衬底；下部介电结构，位于衬底上方；互连件，位于下部介电结构内；蚀刻停止层，位于下部介电结构上方；层间介电层，位于蚀刻停止层上方；一个或多个开口，延伸穿过层间介电层和蚀刻停止层；存储器单元，包括设置在一个或多个开口上方和一个或多个开口内下部电极、数据存储层和上部电极；其中，下部电极、数据存储层和上部电极中的每个延伸到一