集成芯片结构及其形成方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115843214A(43)申请公布日2023.03.24(21)申请号202210763706.8(22)申请日2022.06.29(30)优先权数据63/273,3802021.10.29US63/300,3332022.01.18US17/693,9832022.03.14US(71)申请人台湾积体电路制造股份有限公司地址中国台湾新竹(72)发明人锺嘉文林彦良张耀文(74)专利代理机构北京德恒律治知识产权代理有限公司11409专利代理师章社杲李伟(51)Int.Cl.H10N70/20(2023.01)权利要求书1页说明书14页附图15页(54)发明名称集成芯片结构及其形成方法(57)摘要本公开涉及一种集成芯片结构及其形成方法。集成芯片结构包括设置在衬底上方的介电结构内的底部电极。顶部电极设置在底部电极上方的介电结构内。转换层和离子源层位于底部电极和顶部电极之间。阻挡结构位于底部电极和顶部电极之间。阻挡结构包括金属氮化物，该金属氮化物被配置为在高温制造工艺期间减轻金属的热扩散。CN115843214ACN115843214A权利要求书1/1页1.一种集成芯片结构，包括：底部电极，设置在衬底上方的介电结构内；顶部电极，设置在所述底部电极上方的所述介电结构内；转换层，位于所述底部电极和所述顶部电极之间；离子源层，设置在所述底部电极和所述顶部电极之间；以及阻挡结构，设置在所述底部电极和所述顶部电极之间，其中，所述阻挡结构包括被配置为在高温制造工艺期间减轻金属的热扩散的金属氮化物。2.根据权利要求1所述的集成芯片结构，其中，所述阻挡结构设置在所述转换层和所述离子源层之间。3.根据权利要求1所述的集成芯片结构，还包括：第一附加阻挡结构，设置在所述转换层的底部和所述底部电极的顶部之间；和第二附加阻挡结构，设置在所述离子源层的顶部和所述顶部电极的底部之间。4.根据权利要求1所述的集成芯片结构，其中，所述阻挡结构包括梯度氮含量，所述梯度氮含量在沿着所述阻挡结构的底面的第一氮含量和沿着所述阻挡结构的顶面的第二氮含量之间连续变化，所述第二氮含量高于所述第一氮含量。5.根据权利要求4所述的集成芯片结构，其中，所述阻挡结构具有与所述阻挡结构的所述顶面和所述底面以非零距离分离的最大氮含量。6.根据权利要求1所述的集成芯片结构，其中，所述阻挡结构包括沿着所述阻挡结构的底面具有第一氮含量的第一阻挡层和沿着所述阻挡结构的顶面具有第二氮含量的第二阻挡层，所述第二氮含量与所述第一氮含量不连续。7.根据权利要求1所述的集成芯片结构，其中，所述阻挡结构包括氮化钛、氮化钽、氮化铝、氮化硅或氮化钨。8.根据权利要求1所述的集成芯片结构，其中，所述阻挡结构设置在所述离子源层的顶部和所述顶部电极的底部之间。9.一种集成芯片结构，包括：导电桥随机存取存储器器件，设置在衬底上方，其中，所述导电桥随机存取存储器器件包括：转换层，设置在第一电极和第二电极之间；离子源层，设置在所述转换层和所述第二电极之间；以及阻挡结构，设置在所述转换层和所述离子源层之间，其中，所述阻挡结构被配置为减轻所述转换层和所述离子源层之间的金属的热扩散。10.一种形成集成芯片结构的方法，包括：在衬底上方的下部层间介电结构内形成下部互连件；在所述下部层间介电结构和所述下部互连件上形成导电桥随机存取存储器堆叠件；根据掩模图案化所述导电桥随机存取存储器堆叠件以限定导电桥随机存取存储器器件，所述导电桥随机存取存储器器件包括转换层和位于第一电极和第二电极之间的离子源层，其中，所述第一电极和所述第二电极之间还设置有阻挡结构；以及在所述导电桥随机存取存储器器件上方的上部层间介电结构内形成上部互连件，所述上部互连件耦合到所述第二电极。2CN115843214A说明书1/14页集成芯片结构及其形成方法技术领域[0001]本发明的实施例涉及半导体技术领域，更具体地，涉及集成芯片结构及其形成方法。背景技术[0002]许多现代电子器件包含配置为以数字方式储存数据的存储器。电子器件中的存储器可以是易失性存储器或非易失性存储器。易失性存储器在通电时储存数据，而非易失性存储器在断电时能够储存数据。导电桥随机存取存储器(CBRAM)是下一代非易失性存储器技术的一个有希望的候选者，因为它能够以高速、低功耗操作，并且可以通过与现有CMOS制造工艺兼容的工艺制造。发明内容[0003]根据本发明的实施例的一个方面，提供了一种集成芯片结构，包括：底部电极，设置在衬底上方的介电结构内；顶部电极，设置在底部电极上方的介电结构内；转换层，位于底部电极与顶部电极之间；离子源层，设置在底部电极与顶部电极之间；以及阻挡结构，设置在底部电极和顶部电极之间，其中，阻挡结构包括被配置为在高温制造工艺