一种沟槽MOSFET器件及其制备方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115863386A(43)申请公布日2023.03.28(21)申请号202211397181.7H01L27/06(2006.01)(22)申请日2022.11.09H01L29/872(2006.01)H01L21/28(2006.01)(71)申请人北京世纪金光半导体有限公司H01L21/336(2006.01)地址100176北京市大兴区北京经济技术开发区通惠干渠路17号院(72)发明人徐妙玲孙博韬张晨邱艳丽修德琦韩丽楠(74)专利代理机构北京集佳知识产权代理有限公司11227专利代理师林哲生(51)Int.Cl.H01L29/06(2006.01)H01L29/417(2006.01)H01L29/423(2006.01)H01L29/78(2006.01)权利要求书2页说明书12页附图11页(54)发明名称一种沟槽MOSFET器件及其制备方法(57)摘要本发明提供了一种沟槽MOSFET器件及其制备方法，n级阶梯源极沟槽位于栅极沟槽的底部，相当于栅极沟槽和n级阶梯源极沟槽均在同一沟槽内部可以使元胞尺寸减小，且n级阶梯源极沟槽的设置还可以使n级阶梯源极沟槽底部注入的高掺杂的第五掺杂区域更深，以更好的保护优化栅氧化层底部的电场分布；并且在源极附近还反并联肖特基二极管，在不影响元胞尺寸的基础上可显著降低MOSFET晶体管二极管压降，提升芯片的集成度，降低集成肖特基二极管的MOSFET器件的制作成本；通过多个结构的改进还可以进一步提升电流密度，降低比导通电阻，并且集成肖特基二极管可明显改善肖特基接触面积，进一步提升肖特基二极管反向续流能力。CN115863386ACN115863386A权利要求书1/2页1.一种沟槽MOSFET器件，其特征在于，所述沟槽MOSFET器件包括：衬底；在第一方向上，依次位于所述衬底一侧的缓冲层、外延层和电流扩展层；所述电流扩展层背离所述衬底的一侧具有栅极沟槽和位于所述栅极沟槽底部的n级阶梯源极沟槽，n为大于或等于1的正整数；所述第一方向垂直于所述衬底所在平面，且由所述衬底指向所述电流扩展层；位于所述栅极沟槽内的第一结构部分，所述第一结构部分包括栅氧化层、栅极和隔离介质层；其中所述栅氧化层覆盖所述栅极沟槽的底部和侧壁，所述栅极位于所述栅氧化层上，所述隔离介质层覆盖所述栅极背离所述衬底一侧的表面，以及覆盖所述栅极相邻所述n级阶梯源极沟槽一侧的侧壁；所述第一结构部分相邻的所述栅极沟槽的侧壁具有第一掺杂区域、第二掺杂区域和第三掺杂区域，所述第一掺杂区域和所述第二掺杂区域位于所述第三掺杂区域与所述第一结构部分之间，且所述第一掺杂区域和所述第二掺杂区域在所述第一方向上依次设置；所述n级阶梯源极沟槽相邻的所述栅极沟槽的侧壁具有第四掺杂区域，所述n级阶梯源极沟槽的底部具有第五掺杂区域；所述n级阶梯源极沟槽的底部设置有欧姆接触层，所述n级阶梯源极沟槽的第一级阶梯源极沟槽相邻所述栅极沟槽一侧的侧壁设置有肖特基接触层；位于所述n级阶梯源极沟槽内的源极，以及位于所述衬底背离所述缓冲层一侧的漏极。2.根据权利要求1所述的沟槽MOSFET器件，其特征在于，所述欧姆接触层还延伸设置在所述n级阶梯源极沟槽的第一级阶梯源极沟槽相邻所述第一结构部分的侧壁上。3.根据权利要求1所述的沟槽MOSFET器件，其特征在于，所述肖特基接触层还延伸设置在所述n级阶梯源极沟槽的第一级阶梯源极沟槽相邻所述第一结构部分的侧壁上。4.根据权利要求2或3所述的沟槽MOSFET器件，其特征在于，所述n级阶梯源极沟槽为二级阶梯源极沟槽；所述欧姆接触层还延伸设置在所述n级阶梯源极沟槽的第二级阶梯源极沟槽的侧壁。5.根据权利要求4所述的沟槽MOSFET器件，其特征在于，所述n级阶梯源极沟槽位于所述栅极沟槽的中间区域，所述第一结构部分位于所述n级阶梯源极沟槽的一侧；所述沟槽MOSFET器件还包括：位于所述栅极沟槽内的第二结构部分，所述第二结构部分位于所述n级阶梯源极沟槽的另一侧，所述第一结构部分和所述第二结构部分的结构相同；位于所述第四掺杂区域和所述第二结构部分之间的第六掺杂区域和第七掺杂区域，所述第六掺杂区域和所述第七掺杂区域在所述第一方向上依次设置。6.根据权利要求5所述的沟槽MOSFET器件，其特征在于，所述第一掺杂区域为第二掺杂类型的低掺杂区域；所述第二掺杂区域为第一掺杂类型的高掺杂区域；所述第三掺杂区域为第二掺杂类型的高掺杂区域；所述第四掺杂区域为第二掺杂类型的高掺杂区域；所述第五掺杂区域为第二掺杂类型的高掺杂区域；所述第六掺杂区域为第二掺杂类型的低掺杂区域；2CN115863386A权利要求书2/2页所述第七掺杂区域为第一掺杂类型的高掺杂区域。7.根据权利要求6所述的沟槽MOSFET器