一种屏蔽栅功率器件及其制备方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115863411A(43)申请公布日2023.03.28(21)申请号202211526057.6(22)申请日2022.11.30(71)申请人上海功成半导体科技有限公司地址201822上海市嘉定区菊园新区环城路2222号1幢J2620室(72)发明人高学柴展罗杰馨栗终盛(74)专利代理机构上海光华专利事务所(普通合伙)31219专利代理师余明伟(51)Int.Cl.H01L29/423(2006.01)H01L21/336(2006.01)H01L29/78(2006.01)权利要求书2页说明书12页附图7页(54)发明名称一种屏蔽栅功率器件及其制备方法(57)摘要本发明提供一种屏蔽栅功率器件及其制备方法，该屏蔽栅功率器件包括半导体层、介电层、屏蔽栅层、栅介质层、栅导电层、层间介质层、封堵层、接触孔及源极，其中，半导体层上设有多个沿X方向间隔设置的沟槽；介电层位于沟槽的内壁及底面，屏蔽栅层位于沟槽中，屏蔽栅层的上表面高于介电层的上表面；栅介质层覆盖沟槽内壁、介电层上表面及屏蔽栅层显露表面；栅导电层位于沟槽中且上表面低于半导体层上表面；层间介质层覆盖沟槽的开口，位于沟槽上方的层间介质层中设有多个贯穿层间介质层的第一通孔；封堵层封堵第一通孔的开口；接触孔贯穿层间介质层；源极填充接触孔。本发明通过空腔结构的形成，降低了器件的栅源寄生电容，提升了器件的开关速度。CN115863411ACN115863411A权利要求书1/2页1.一种屏蔽栅功率器件的制备方法，其特征在于，包括以下步骤：提供一半导体层，所述半导体层的上表层设有多个开口向上且沿X方向间隔设置的沟槽；于所述沟槽中形成介电层及屏蔽栅层，所述介电层位于所述沟槽的内壁及底面，所述屏蔽栅层的上表面高于所述介电层的上表面，所述介电层包裹所述屏蔽栅层的侧壁及底面；形成覆盖所述沟槽的内壁、所述介电层的上表面及所述屏蔽栅层的显露表面的栅介质层，于所述沟槽中形成栅导电层，所述栅导电层的上表面低于所述半导体层上表面预设距离；形成填充所述沟槽的牺牲层，所述牺牲层的上表面与所述半导体层的上表面齐平，形成覆盖所述栅介质层及所述牺牲层的显露上表面的层间介质层；形成贯穿所述层间介质层的多个第一通孔及多个第二通孔，所述第一通孔的底面显露出所述牺牲层的上表面，并基于所述第一通孔去除所述牺牲层；于所述层间介质层的显露表面形成封堵层，以得到由所述封堵层、所述第一通孔、所述层间介质层、所述栅介质层及所述栅导电层组成的空腔结构，位于所述第一通孔中的所述封堵层的底面延伸至距离所述层间介质层上表面预设距离处，减薄所述封堵层；基于所述第二通孔形成接触孔，形成填充所述接触孔的源极。2.根据权利要求1所述的屏蔽栅功率器件的制备方法，其特征在于：所述牺牲层的材质包括氮化硅、氧化硅。3.根据权利要求1所述的屏蔽栅功率器件的制备方法，其特征在于：形成所述第一通孔的方法包括干法刻蚀。4.根据权利要求1所述的屏蔽栅功率器件的制备方法，其特征在于：去除所述牺牲层的方法包括干法刻蚀、湿法刻蚀。5.根据权利要求1所述的屏蔽栅功率器件的制备方法，其特征在于：相同刻蚀条件下，所述牺牲层的刻蚀速率与所述层间介质层的刻蚀速率不同。6.一种屏蔽栅功率器件，其特征在于，包括：半导体层，上表层设有多个开口向上且沿X方向间隔设置的沟槽；介电层及屏蔽栅层，所述介电层位于所述沟槽的内壁及底面，所述屏蔽栅层位于所述沟槽中，所述屏蔽栅层的上表面高于所述介电层的上表面，所述介电层包裹所述屏蔽栅层的侧壁及底面；栅介质层，覆盖所述沟槽的内壁、所述介电层的上表面及所述屏蔽栅层的显露表面；栅导电层，位于所述沟槽中，所述栅导电层的上表面低于所述半导体层上表面且与所述半导体层的上表面间隔预设距离；层间介质层，覆盖所述栅介质层显露上表面及所述沟槽的开口，位于所述沟槽上方的所述层间介质层中设有多个贯穿所述层间介质层的第一通孔；封堵层，位于所述第一通孔的上部并封堵所述第一通孔的开口，所述封堵层的底面距离所述层间介质层的上表面预设距离，所述封堵层、所述第一通孔、所述层间介质层、所述栅介质层及所述栅导电层组成的空腔结构；接触孔，贯穿位于相邻两个所述沟槽之间的所述半导层上方的所述层间介质层；2CN115863411A权利要求书2/2页源极，填充所述接触孔。7.根据权利要求6所述的屏蔽栅功率器件，其特征在于：相邻两个所述沟槽之间的所述半导体层的上表层还设有第一导电类型源区及第二导电类型体区，所述源区位于所述体区的上表层。8.根据权利要求6所述的屏蔽栅功率器件，其特征在于：所述栅导电层的底面低于所述体区的底面，所述源区的底面低于所述栅导电层的上表面。9.根据权利要求6所述的屏蔽栅功率器件，其特征在于：所述第一通孔的深宽比大于