基于SOC FPGA的串行收发器及数据接收发送方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN104636300A(43)申请公布日2015.05.20(21)申请号201510066500.X(22)申请日2015.02.09(71)申请人南京国电南自美卓控制系统有限公司地址210032江苏省南京市浦口高新开发区星火路8号(72)发明人李伟黄作兵乐凌志黄蕾赵永(74)专利代理机构南京纵横知识产权代理有限公司32224代理人董建林(51)Int.Cl.G06F13/38(2006.01)G06F13/42(2006.01)权利要求书1页说明书3页附图1页(54)发明名称基于SOCFPGA的串行收发器及数据接收发送方法(57)摘要本发明提供一种基于SOCFPGA的串行收发器，包括现场可编程门阵列FPGA，所述现场可编程门阵列FPGA包含CPU接口通信模块、RAM存储器以及串行收发器接口模块；利用本发明，CPU可以直接发送整帧的数据，从而减小了CPU程序开发的复杂度；本发明实现了断帧功能，从而降低了CPU程序运行负荷；可以存储一整帧数据，大大减少了CPU内部资源浪费；现场可编程门阵列FPGA的灵活性和可扩展性，可以实现多个串行收发器的功能。CN104636300ACN104636300A权利要求书1/1页1.一种基于SOCFPGA的串行收发器，其特征在于：包括现场可编程门阵列FPGA，所述现场可编程门阵列FPGA包含CPU接口通信模块、RAM存储器以及串行收发器接口模块；所述CPU接口通信模块，通过AXI总线完成与CPU的交互工作，并向CPU发送中断信号；所述RAM存储器，存储CPU发送的数据或现场可编程门阵列FPGA接收的数据；所述串行收发器接口模块，包括串行收发器接收模块和串行收发器发送模块，所述串行收发器接收模块负责接收数据，所述串行收发器发送模块负责CPU要发送的数据发送出去。2.根据权利要求1所述的基于SOCFPGA的串行收发器，其特征在于：所述现场可编辑门阵列FPGA内设有中断寄存器，当所述串行收发器接收模块监测到数据流结束后，则设置所述中断寄存器，并将中断信号通过CPU接口通信模块发送给CPU。3.根据权利要求1所述的基于SOCFPGA的串行收发器，其特征在于：所述现场可编程门阵列FPGA内设有使能寄存器，当CPU通过AXI总线将要发送的数据储存到RAM存储器中时，先向所述使能寄存器发送开始写入指令，同时向所述串行收发器发送模块发出发送指令，所述串行收发器发送模块接收到发送指令后，从RAM存储器上读取数据，将数据已串行数据流的方式发送出去。4.根据权利要求3所述的基于SOCFPGA的串行收发器，其特征在于：所述现场可编程门阵列FPGA还包括发送结束寄存器，当数据发送结束后，串行收发器发送模块将发送结束寄存器设为1，同时通过CPU接口通信模块向CPU发送中断信号。5.根据权利要求1-4任一项所述的基于SOCFPGA的串行收发器的数据接收发送方法，其特征在于：包括接收数据过程和发送数据过程；所述接收数据过程包括以下步骤：步骤一，串行收发器接收模块接收串行数据；步骤二，串行收发器接收模块将接收到的串行数据储存在RAM存储器中；步骤三，RAM存储器将存储的串行数据通过CPU接口通信模块传输给CPU，CPU通过AXI总线读取RAM存储器中的数据；所述发送数据过程包括以下步骤：A.CPU通过AXI总线将要发送的数据储存在RAM存储器中，同时向串行收发器发送模块发出发送指令；B.串行收发器发送模块接收到CPU发出的发送指令，从RAM存储器中读取数据，并将数据已串行数据流的方式发送出去，直到发送完一帧数据。6.根据权利要求5所述的基于SOCFPGA的串行收发器的数据接收发送方法，其特征在于：所述步骤三中，当串行收发器接收模块监测到数据流结束后，通过设置现场可编程门阵列FPGA内的中断寄存器，将中断信号发送给CPU，CPU接收到中断信号后通过AXI总线读取RAM存储器内的数据，同时CPU发出清除中断寄存器指令。7.根据权利要求5所述的基于SOCFPGA的串行收发器的数据接收发送方法，其特征在于：所述发送数据过程还包括：当发送数据结束后，串行收发器发送模块将发送结束寄存器设置为1，同时向CPU发送中断信号，CPU接收到中断信号后，通过AXI总线，将发送结束寄存器设置为0，表示数据发送结束。2CN104636300A说明书1/3页基于SOCFPGA的串行收发器及数据接收发送方法技术领域[0001]本发明涉及一种基于SOCFPGA的串行收发器及数据接收发送方法，属于通信技术领域。背景技术[0002]传统的CPU在利用串行收发器与外界通信时，常采用中断方式或者DMA方式。在采用中断方式时，一般在CPU内部建立循环队列来进行数据的发送和接收，这就浪费了CPU内