基于FPGA的字节对齐方法、装置、设备及存储介质.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN112799983A(43)申请公布日2021.05.14(21)申请号202110126610.6(22)申请日2021.01.29(71)申请人广州航天海特系统工程有限公司地址510000广东省广州市天河区天慧路3号广州互联网产业园B501(72)发明人王文明崔鲲黄玮潘龙(74)专利代理机构北京品源专利代理有限公司11332代理人孟金喆(51)Int.Cl.G06F13/38(2006.01)权利要求书3页说明书9页附图3页(54)发明名称基于FPGA的字节对齐方法、装置、设备及存储介质(57)摘要本发明公开了一种基于FPGA的字节对齐方法、装置、设备及存储介质，该方法包括：接收串行数据流，串行数据流包括标志位，串行数据流是通过发送端的FPGA中内置的SERDES收发器将第一并行数据流转换得到，第一并行数据流包括多个并行传输二进制码的第一数据位，标志位为任意一个第一数据位，除标志位外的第一数据位用于传输有效载荷；通过接收端FPGA中内置的SERDES收发器将串行数据流转换为第二并行数据流；查询标志位在第二并行数据流中的位置，作为目标位置；基于目标位置对第二并行数据流进行字节调整，以使第二并行数据流与第一并行数据流对齐。本发明所提出的字节对齐方法占用数据传输的带宽较小，占用FPGA的资源较少，且操作简单，易于实现。CN112799983ACN112799983A权利要求书1/3页1.一种基于FPGA的字节对齐方法，其特征在于，包括：接收串行数据流，所述串行数据流包括标志位，所述串行数据流是通过发送端的FPGA中内置的SERDES收发器将第一并行数据流转换得到，所述第一并行数据流包括多个并行传输二进制码的第一数据位，标志位为任意一个第一数据位，除标志位外的第一数据位用于传输有效载荷；通过接收端的FPGA中内置的SERDES收发器将所述串行数据流转换为第二并行数据流；查询所述标志位在所述第二并行数据流中的位置，作为目标位置；基于所述目标位置对所述第二并行数据流进行字节调整，以使所述第二并行数据流与所述第一并行数据流对齐。2.根据权利要求1所述的方法，其特征在于，所述第二并行数据流包括多个并行传输二进制码的第二数据位，标志位中传输的二进制码设为1；所述查询所述标志位在所述第二并行数据流中的位置，作为目标位置，包括：统计所述第二并行数据流中每个第二数据位上传输的二进制码连续为1的总数量；基于所述总数量确定所述标志位在所述第二并行数据流中的位置，作为目标位置。3.根据权利要求2所述的方法，其特征在于，所述统计所述第二并行数据流中每个第二数据位上传输的二进制码连续为1的总数量，包括：分别为所述第二并行数据流中每个第二数据位配置一个计数器；若所述第二数据位上传输的二进制码为1，则将与所述第二数据位对应的计数器加1；若所述第二数据位上传输的二进制码为0，则将与所述第二数据位对应的计数器清零；统计所有所述计数器的计数结果；基于所述计数结果确定所述第二并行数据流中每个第二数据位上传输的二进制码连续为1的总数量；所述方法还包括：若所有所述计数器的计数结果为0，则确定所述第二并行数据流存在误码。4.根据权利要求2所述的方法，其特征在于，所有的所述第二数据位在第二并行数据流中为有序排列；所述基于所述总数量确定所述标志位在所述第二并行数据流中的位置，作为目标位置，包括：若所述总数量达到预设的阈值，则确定与所述总数量对应的所述第二数据位为接收端的标志位；将所述接收端的标志位在所述第二并行数据流中处于多个有序排列的第二数据位中的位置，作为目标位置。5.根据权利要求1‑4任一所述的方法，其特征在于，所述基于所述目标位置对所述第二并行数据流进行字节调整，以使所述第二并行数据流与所述第一并行数据流对齐，包括：确定所述发送端的标志位在第一并行数据流中的位置，作为原始位置；基于所述目标位置与所述原始位置之间的位移差对所述第二并行数据流进行字节调整，以使所述第二并行数据流与所述第一并行数据流对齐；或者，确定以所述目标位置为中心、由围绕所述中心的多个第二数据位组成的字节范围；2CN112799983A权利要求书2/3页基于所述字节范围对所述第二并行数据流进行字节调整，以使所述第二并行数据流与所述第一并行数据流对齐。6.根据权利要求5所述的方法，其特征在于，所述基于所述目标位置与所述原始位置之间的位移差对所述第二并行数据流进行字节调整，以使所述第二并行数据流与所述第一并行数据流对齐，包括：确定在所述第二并行数据流中与所述原始位置对应的第二数据位的位置，作为参考位置；计算所述目标位置与所述参考位置之间相差的第二数据位的总个数，作为位移差；基于所述位移差对所述第二并行数据流进行字节移位调整，以使所述