一种分离栅MOSFET器件结构.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115911131A(43)申请公布日2023.04.04(21)申请号202211423701.7(22)申请日2022.11.15(71)申请人深圳市芯控源电子科技有限公司地址518000广东省深圳市龙岗区坂田街道万科城社区新天下百瑞达大厦A座办公楼15F1501号房(72)发明人丘展富(74)专利代理机构深圳力拓知识产权代理有限公司44313专利代理师张小雪(51)Int.Cl.H01L29/78(2006.01)H01L29/417(2006.01)H01L29/423(2006.01)H01L21/336(2006.01)权利要求书1页说明书3页附图4页(54)发明名称一种分离栅MOSFET器件结构(57)摘要本申请公开的属于半导体器件技术领域，具体为一种分离栅MOSFET器件结构，包括器件元胞单元，所述器件元胞单元包括第一导电类型衬底及位于第一导电类型衬底上的第一导电类型漂移区，在第一导电类型漂移区的上部设有第二导电类型阱区，第二导电类型阱区内开设有第一类型沟槽，本申请与现有技术相比，将侧氧分成多个阶梯，从下到上每个阶梯的宽度逐步减小，同时通过控制每个阶梯的宽度和长度使得下方的多晶硅调制并改善漂移区电场分布，实现击穿电压的提高，在保证同等击穿电压的前提下，可以增加漂移区掺杂浓度来达到降低导通电阻的目的，与此同时由于下面多晶硅宽度加宽使栅极与漏极之间的屏蔽效果增强，从而降低栅漏电容，提高器件的开关性能。CN115911131ACN115911131A权利要求书1/1页1.一种分离栅MOSFET器件结构，包括器件元胞单元，所述器件元胞单元包括第一导电类型衬底(1)及位于第一导电类型衬底(1)上的第一导电类型漂移区(3)，在所述第一导电类型漂移区(3)的上部设有第二导电类型阱区(9)，其特征在于：所述第二导电类型阱区(9)内开设有第一类型沟槽(4)，且第一类型沟槽(4)从第二导电类型阱区(9)内部延伸到第一导电类型漂移区(3)内部，所述第一类型沟槽(4)内填充有分离栅槽多晶硅(6)、淀积栅极多晶硅(8)、包覆在分离栅槽多晶硅(6)和淀积栅极多晶硅(8)上的氧化层(5)，且氧化层(5)包覆在分离栅槽多晶硅(6)上的截面为阶梯状。2.根据权利要求1所述的一种分离栅MOSFET器件结构，其特征在于：所述氧化层(5)的截面形状从下到上每个阶梯的宽度依次减少1‑10mm。3.根据权利要求1所述的一种分离栅MOSFET器件结构，其特征在于：所述第二导电类型阱区(9)内上部设有第一导电类型源极区(10)，所述第一类型沟槽(4)上覆盖有源极金属(11)，且源级金属(11)伸入第一类型沟槽(4)上部的延伸端与第一导电类型源级区(10)接触。4.根据权利要求1所述的一种分离栅MOSFET器件结构，其特征在于：所述第一导电类型漂移区(3)内开设有与沟槽相邻的外延槽，且外延槽中填充有pwell注入层(7)。5.根据权利要求1所述的一种分离栅MOSFET器件结构，其特征在于：所述第一导电类型衬底(1)的下表面设置漏极金属(2)，所述漏极金属(2)与第一导电类型衬底(1)欧姆接触。6.根据权利要求1所述的一种分离栅MOSFET器件结构，其特征在于：对于N型MOSFET器件结构，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型MOSFET器件结构，所述第一导电类型为P型导电，所述第二导电类型为N型导电。7.根据权利要求1所述的一种分离栅MOSFET器件结构，其特征在于：所述氧化层(5)每个阶梯宽度和长度用于使分离栅槽多晶硅(6)调制并改善飘逸区电场分布。2CN115911131A说明书1/3页一种分离栅MOSFET器件结构技术领域[0001]本申请涉及半导体器件技术领域，具体为一种分离栅MOSFET器件结构。背景技术[0002]分离栅沟槽MOSFET利用氧化层电荷耦合原理，打破了传统沟槽功率MOSFET的理论硅极限，使得N型漂移区即使在高掺杂浓度的条件下也能实现器件较高的击穿电压，从而获得低导通电阻，同时附加优良的开关特性，逐步取代了传统沟槽器件，为了降低功率器件的导通电阻，市面上出现了电荷耦合功率MOSFET(ChargeCouplingMOSFET，简称CC结构)和分离栅沟槽MOSFET(Split‑GateTrenchMOSFET，简称SGT结构)，当CC结构和SGT结构的漂移区使用一致的掺杂浓度时，会导致它们漂移区的电场分布存在不均一性，导致这两种结构对导通电阻的改善效果减弱。[0003]申请内容[0004]本申请的目的在于提供一种分离栅MOSFET器件结构，以解决上述背景技术中提出的当CC结构和SGT结构的漂移区使用一致的掺杂浓度时，会导致它们漂移区的电场分布存