一种分离栅MOSFET的制作方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN111415868A(43)申请公布日2020.07.14(21)申请号202010239097.7(22)申请日2020.03.30(71)申请人捷捷微电（上海）科技有限公司地址200120上海市浦东新区南汇新城镇海洋一路333号1号楼、2号楼(72)发明人顾昀浦黄健孙闫涛张朝志宋跃桦吴平丽樊君张丽娜虞翔(74)专利代理机构深圳市创富知识产权代理有限公司44367代理人曾敬(51)Int.Cl.H01L21/336(2006.01)H01L29/78(2006.01)H01L29/423(2006.01)权利要求书2页说明书6页附图11页(54)发明名称一种分离栅MOSFET的制作方法(57)摘要本发明公开了一种分离栅MOSFET的制作方法，包括：步骤一、在衬底上形成外延层；步骤二、在第一主面上淀积ONO结构；步骤三、刻蚀形成沟槽；步骤四、去除第二氧化层；步骤五、在沟槽内形成第三氧化层；步骤六、在沟槽内形成分离栅多晶硅；步骤七、去除沟槽上部侧壁的第三氧化层，使分离栅多晶硅顶部高于保留的第三氧化层；步骤八、以高密度等离子体化学气相沉积方式形成多晶硅间隔离氧化层，在沟槽侧壁形成侧壁氧化层，在第一氮化物层上形成厚氧化层；步骤九、去除侧壁氧化层；步骤十、去除第一氮化物层，以剥离厚氧化层。本发明通过HDPCVD方式在分离栅多晶硅上一次成型满足工艺要求的多晶硅间隔离氧化层，该多晶硅间隔离氧化层的厚度可精确控制。CN111415868ACN111415868A权利要求书1/2页1.一种分离栅MOSFET的制作方法，其特征在于，包括如下步骤：步骤一、在具有第一导电类型的衬底上形成具有第一导电类型的外延层，所述外延层的上表面为第一主面，所述衬底的下表面为第二主面；步骤二、在所述第一主面上依次淀积第一氧化层、第一氮化物层、第二氧化层，形成氧化物-氮化物-氧化物的ONO结构；步骤三、刻蚀所述ONO结构及外延层，形成从所述第一主面延伸至其内部的沟槽；步骤四、去除所述第二氧化层；步骤五、在所述沟槽的侧壁和底部形成第三氧化层，作为分离栅氧化层；步骤六、在由所述第三氧化层形成的沟槽内沉积多晶硅，并对所述多晶硅进行回刻，形成分离栅多晶硅；步骤七、去除位于第一氮化物层表面的第三氧化层以及位于分离栅多晶硅顶部的沟槽侧壁的第三氧化层，以使所述分离栅多晶硅的顶部高于保留的第三氧化层；步骤八、以高密度等离子体化学气相沉积方式在所述沟槽内淀积氧化层，在所述分离栅多晶硅上方形成多晶硅间隔离氧化层，在所述多晶硅间隔离氧化层上方的沟槽侧壁形成侧壁氧化层，在所述第一氮化物层上方形成厚氧化层；步骤九、去除所述侧壁氧化层；步骤十、以湿法腐蚀方式去除所述第一氮化物层，以剥离所述厚氧化层；步骤十一、在所述沟槽内淀积栅氧化层；步骤十二、在由所述栅氧化层和多晶硅间隔离氧化层形成的沟槽内沉积多晶硅，并对所述多晶硅进行回刻，形成栅极多晶硅。2.根据权利要求1所述的制作方法，其特征在于，所述步骤十具体为：沿着所述第一氮化物层侧壁的外露部分对所述第一氮化物层进行腐蚀，至所述第一氮化物层被全部腐蚀，以使所述厚氧化层脱落。3.根据权利要求1所述的制作方法，其特征在于，步骤十中，以160C的磷酸作为腐蚀液。4.根据权利要求1所述的制作方法，其特征在于，步骤十中，腐蚀速率为5nm/min。5.根据权利要求1所述的制作方法，其特征在于，所述第一氧化层的厚度为和/或，所述第一氮化物层的厚度为和/或，第二氧化层的厚度为6.根据权利要求1所述的制作方法，其特征在于，步骤四中，通过干法刻蚀或湿法腐蚀方式去除所述第二氧化层。7.根据权利要求1所述的制作方法，其特征在于，还包括：在所述外延层中形成有第二导电类型的阱区，所述栅极多晶硅穿过所述阱区，所述栅极多晶硅从侧面覆盖所述阱区并用于在所述阱区侧面形成沟道；在所述阱区中形成第一导电类型的源区；在所述第二表面形成漏极金属。8.根据权利要求7所述的制作方法，其特征在于，还包括：在所述源区上方形成绝缘介质层；对所述绝缘介质层进行刻蚀以形成接触孔，其中穿通源区的接触孔延伸至阱区内；在所述绝缘介质层上及接触孔内淀积金属层，对金属层进行刻蚀，得到源极金属。2CN111415868A权利要求书2/2页9.根据权利要求8所述的制作方法，其特征在于，还包括：对所述金属层进行刻蚀，得到栅极金属，所述接触孔还包括栅极多晶硅接触孔和分离栅多晶硅接触孔，所述栅极金属通过栅极多晶硅接触孔与栅极多晶硅电连接，所述源极金属通过分离栅多晶硅接触孔与分离栅多晶硅电连接。3CN111415868A说明书1/6页一种分离栅MOSFET的制作方法技术领域[0001]本发明涉及半导体技术领域，具体为一种分离栅MOSFET的制作方法。背