一种集成电路铜互连结构制备方法及相关器件.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115910915A(43)申请公布日2023.04.04(21)申请号202111143335.5(22)申请日2021.09.28(71)申请人浙江驰拓科技有限公司地址311300浙江省杭州市临安区青山湖街道励新路9号(72)发明人花蔚蔚(74)专利代理机构北京集佳知识产权代理有限公司11227专利代理师王雨(51)Int.Cl.H01L21/768(2006.01)H01L23/48(2006.01)H10N50/10(2023.01)H10N50/01(2023.01)权利要求书1页说明书6页附图1页(54)发明名称一种集成电路铜互连结构制备方法及相关器件(57)摘要本申请公开了一种集成电路铜互连结构制备方法及相关器件，其中方法通过在下层铜互连线表面和上层通孔/沟槽底部增加一层铜扩散阻挡层，使刻蚀只能至铜扩散阻挡层而非铜金属表面，而铜扩散阻挡层可在后续的通孔/沟槽的铜扩散阻挡层沉积时，使用反溅射工艺去除，这可以防止在后续的刻蚀工艺中，造成刻蚀残留物对下层铜金属互连线的污染及腐蚀，同时也能避免下层铜金属互连线不会在后续的工艺中，暴露在大气中而造成铜氧化，提高了产品的良品率。CN115910915ACN115910915A权利要求书1/1页1.一种集成电路铜互连结构制备方法，其特征在于，包括：S1，在预设基底依次沉积第一介质层、第一刻蚀终止层和第二介质层；S2，然后采用单大马士革镶嵌工艺在所述第一刻蚀终止层和所述第二介质层形成沟槽结构，其中，所述沟槽结构的沟槽底部为所述第一刻蚀终止层；S3，生长第一铜扩散阻挡层覆盖所述第一刻蚀终止层和所述第二介质层；S4，在所述沟槽结构的沟槽内部填充第一电镀层，采用抛光的方式对所述电镀层、所述铜扩散阻挡层和所述第二介质层进行处理获得抛光结构，使得上表面在同一水平面内，所述第一电镀层为第一层金属互连线；S5，对所述抛光结构表面沉积第二铜扩散阻挡层，覆盖所述抛光结构的上表面全部；S6，刻蚀所述第二介质层表面的所述第二铜扩散阻挡层；S7，沉积第三刻蚀终止层覆盖所述第二介质层和所述第二铜扩散阻挡层，并采用抛光的方法平坦化所述第二刻蚀终止层；S8，在所述第三刻蚀终止层表面依次沉积第三介质层、第四介质层，采用双大马士革镶嵌工艺在所述第三刻蚀终止层、第三介质层、和第四介质层并可知至所述第二刻蚀终止层在所述沟槽结构的上方形成通孔/第二沟槽结构；S9，在所述通孔/第二沟槽结构表面沉积第三铜扩散阻挡层；S10，通过反溅射工艺在高真空环境中去除所述通孔/第二沟槽结构通孔底部的所述第三铜扩散阻挡层和所述第二铜扩散阻挡层后沉积黏附层；S11，在所述通孔/第二沟槽结构的内部电镀填充第二电镀层作为第二层金属互连线后，采用抛光工艺去除表面的所述第二层金属互连线、所述黏附层、所述第三铜扩散阻挡层和所述第四介质层。2.如权利要求1所述集成电路铜互连结构制备方法，其特征在于，所述第一介质层、所述第二介质层、所述第三介质层和所述第四介质层为SiO2、SiCOH为中的任意一种。3.如权利要求2所述集成电路铜互连结构制备方法，其特征在于，所述第一铜扩散阻挡层包括RuTaN、RuTiN、CoTiN、CoZrN或者CoWN中的至少一种。4.如权利要求3所述集成电路铜互连结构制备方法，其特征在于，所述第一刻蚀终止层、所述第二刻蚀终止层、所述第三刻蚀终止层包括SiCN、SiN、SiC、SiON和SiOC中的至少一种。5.如权利要求4所述集成电路铜互连结构制备方法，其特征在于，所述S5包括：采用化学抛光或机械抛光的方式对所述电镀层、所述铜扩散阻挡层和所述第二介质层进行处理获得抛光结构。6.如权利要求5所述集成电路铜互连结构制备方法，其特征在于，所述第二铜扩散阻挡层、所述第三铜扩散阻挡层为TaN或TiN，厚度小于等于5nm。7.如权利要求6所述集成电路铜互连结构制备方法，其特征在于，所述黏附层可以是Ta或者Ti，厚度小于等于5nm。8.一种MTJ单元，其特征在于，包括采用如权利要求1‑7任意一项所述集成电路铜互连结构制备方法制成的集成电路铜互连结构。9.一种存储器，其特征在于，包括如权利要求8所述MTJ单元。10.一种电子器件，其特征在于，包括如权利要求9所述存储器。2CN115910915A说明书1/6页一种集成电路铜互连结构制备方法及相关器件技术领域[0001]本申请涉及半导体技术领域，特别是涉及一种集成电路铜互连结构制备方法及相关器件。背景技术[0002]磁随机存储器(MRAM)由磁性隧道结(MTJ)阵列构成，MTJ的核心结构包括自由层、势垒层和固定层。其中自由层和固定层为磁性层，而势垒层为一层很薄的绝缘层。MTJ固定层的磁化方向不变，自由层磁化方向可由外加磁场或输入电流改变