金属互连结构的制备方法及半导体器件的制备方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN116031201A(43)申请公布日2023.04.28(21)申请号202111238163.X(22)申请日2021.10.25(71)申请人芯恩（青岛）集成电路有限公司地址266500山东省青岛市黄岛区红石崖街道山王河路1088号(72)发明人刘金麟(74)专利代理机构北京汉之知识产权代理事务所(普通合伙)11479专利代理师高园园(51)Int.Cl.H01L21/768(2006.01)权利要求书1页说明书6页附图6页(54)发明名称金属互连结构的制备方法及半导体器件的制备方法(57)摘要本发明提供一种金属互连结构的制备方法及半导体器件的制备方法，首先在半导体衬底上形成第一材料层和第二材料层，第一材料层包括在第一方向上间隔设置的掩膜材料层及介质材料层，第二材料层包括在与第一方向垂直的第二方向上间隔设置的掩膜材料层及介质材料层，接着依次进行湿法刻蚀和干法刻蚀，由于掩膜材料层与介质材料层的刻蚀速率有较大的差异，因此能够在刻蚀掩膜材料层/介质材料层的同时保护剩余部分不受损耗，从而形成金属互连沟槽，在所述沟槽中填充金属材料形成金属互连结构。本发明提供的金属互连结构的制备方法无需多次曝光、刻蚀即可获得金属互连沟槽，简化了工艺步骤，节约了制作成本，同时提高了形成的金属互连结构的准确性。CN116031201ACN116031201A权利要求书1/1页1.一种金属互连结构的制备方法，其特征在于，包括如下步骤：提供一半导体衬底，所述半导体衬底上方形成有第一介质层和第二介质层；在所述第二介质层表面形成第一材料层，所述第一材料层包括在第一方向上间隔排布的掩膜材料层和介质材料层；在所述第一材料层表面形成第二材料层，所述第二材料层包括在与所述第一方向垂直的第二方向上间隔排布的掩膜材料层和介质材料层；湿法刻蚀去除所述第二材料层中的掩膜材料层，暴露出部分所述第一材料层，其中，暴露出的所述第一材料层中的介质材料层为第一区域，暴露出的所述第一材料层中的掩膜材料层为第二区域；干法刻蚀去除所述第二材料层中的介质材料层、所述第一区域中的介质材料层及所述第一区域下方对应的第二介质层，并在所述第二介质层中形成第一沟槽；沿所述第一沟槽继续刻蚀第一介质层形成第二沟槽，并在所述第二沟槽中形成金属互连线。2.根据权利要求1所述的金属互连结构的制备方法，其特征在于，所述半导体衬底与所述第一介质层之间还形成有第一刻蚀停止层。3.根据权利要求1所述的金属互连结构的制备方法，其特征在于，所述第二沟槽的底面位于所述半导体衬底的表面。4.根据权利要求1所述的金属互连结构的制备方法，其特征在于，所述第一介质层的材料为超低K材料。5.根据权利要求1所述的金属互连结构的制备方法，其特征在于，所述第二材料层的厚度等于所述第一材料层与所述第二介质层的厚度之和。6.根据权利要求1所述的金属互连结构的制备方法，其特征在于，所述第二介质层的材料与所述介质材料层的材料相同。7.根据权利要求1所述的金属互连结构的制备方法，其特征在于，干法刻蚀去除所述介质材料层与所述掩膜材料层所采用的气体为CH3F或CH2F2。8.根据权利要求7所述的金属互连结构的制备方法，其特征在于，所述介质材料层与所述掩膜材料层的干法刻蚀速率比至少为10:1。9.根据权利要求1所述的金属互连结构的制备方法，其特征在于，所述金属互连线为铜互连线。10.一种半导体器件的制备方法，其特征在于，包括如下步骤：提供一金属互连结构；依次形成第二蚀刻停止层、第三介质层及具有开口图案的硬掩膜层；以所述图案化的硬掩膜层为掩膜蚀刻所述第三介质层，在所述第三介质层中形成第三沟槽，并在所述第三沟槽中形成金属层；其中，所述金属互连结构采用如权利要求1至9中任一项所述的金属互连结构的制备方法而形成。11.根据权利要求10所述的半导体器件的制备方法，其特征在于，所述金属层为金属铜层。2CN116031201A说明书1/6页金属互连结构的制备方法及半导体器件的制备方法技术领域[0001]本发明涉及半导体制造领域，具体地，涉及金属互连结构的制备方法及半导体器件的制备方法。背景技术[0002]随着电路集成度的提高和规模的增大，电路中的单元器件尺寸不断缩小，对集成电路制造工艺的要求不断提高，例如关键尺寸持续减小，芯片制造对光刻分辨率要求越来越高，在先进制程中对极紫外光刻机的依赖越来越严重。[0003]然而，当设计图形的最小分辨率低于光刻工艺的物理分辨极限时，一次光刻已经无法实现图形化，通常需要使用双重甚至多重图形技术，例如，双重图形技术中较为常用的是LELE(Litho‑Etch‑Litho‑Etch)技术，即将设计图形分解成两套独立的低密度图形，通过两次曝光两次刻蚀，将电路转移至晶圆上。但此种方法