封装结构及其制造方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115938956A(43)申请公布日2023.04.07(21)申请号202110603125.3(22)申请日2021.05.31(71)申请人世界先进积体电路股份有限公司地址中国台湾新竹科学园区(72)发明人游秀美江广原谢政倚张维展林长生(74)专利代理机构北京三友知识产权代理有限公司11127专利代理师侯天印郝博(51)Int.Cl.H01L21/50(2006.01)H01L21/56(2006.01)H01L23/31(2006.01)权利要求书2页说明书11页附图4页(54)发明名称封装结构及其制造方法(57)摘要本发明实施例提供一种封装结构及其制造方法，该方法包括：提供衬底；提供至少一芯片于衬底上，且芯片具有顶表面、底表面与侧表面；以及形成保护层以覆盖芯片的至少部分的侧表面。其中，芯片包括：基材、半导体层、栅极结构、源极结构与漏极结构、至少一介电层及至少一焊垫。半导体层设置于基材上。栅极结构设置于半导体层上。源极结构与漏极结构设置于栅极结构的相对侧上。介电层覆盖栅极结构、源极结构与漏极结构。焊垫设置于介电层上，且贯穿介电层以电连接栅极结构、源极结构或漏极结构。CN115938956ACN115938956A权利要求书1/2页1.一种封装结构的制造方法，其特征在于，包括：提供一衬底；提供至少一芯片于所述衬底上，所述至少一芯片具有一顶表面、一底表面与一侧表面，其中所述至少一芯片包括：一基材；一半导体层，设置于所述基材上；一栅极结构，设置于所述半导体层上；一源极结构与一漏极结构，设置于所述栅极结构的相对侧上；至少一介电层，覆盖所述栅极结构、所述源极结构及所述漏极结构；以及至少一焊垫，设置于所述至少一介电层上，且贯穿所述至少一介电层以电连接所述栅极结构、所述源极结构或所述漏极结构；以及形成一保护层以覆盖所述至少一芯片的至少部分的所述侧表面。2.如权利要求1所述的封装结构的制造方法，其特征在于，于形成所述保护层之前更包括：一接合工艺，所述至少一芯片为多个，将所述多个芯片的多个焊垫接合于所述衬底上，且所述保护层覆盖两相邻芯片的一间隙。3.如权利要求1所述的封装结构的制造方法，其特征在于，于形成所述保护层之前更包括：一接合工艺，所述至少一芯片为多个，将所述多个芯片的多个底表面接合于所述衬底上，且所述保护层覆盖两相邻芯片的一间隙。4.如权利要求2或3所述的封装结构的制造方法，其特征在于，更包括：在形成所述保护层之前，形成一黏着层于所述衬底上；以及在形成所述保护层之后，移除所述黏着层及所述衬底。5.如权利要求4所述的封装结构的制造方法，其特征在于，更包括：一切割工艺，使一切割道位于所述间隙，藉由切割所述保护层而将所述多个芯片分离。6.一种封装结构，其特征在于，包括：至少一芯片，具有一顶表面、一底表面与一侧表面，所述至少一芯片包括：一基材；一半导体层，设置于所述基材上；一栅极结构，设置于所述半导体层上；一源极结构及一漏极结构，设置于所述栅极结构的相对侧上；至少一介电层，覆盖所述栅极结构、所述源极结构及所述漏极结构；以及至少一焊垫，设置于所述至少一介电层上，且贯穿所述至少一介电层以电连接所述栅极结构、所述源极结构或所述漏极结构；以及一保护层，覆盖所述至少一芯片的至少部分的所述侧表面。7.如权利要求6所述的封装结构，其特征在于，所述保护层覆盖所述至少一芯片的部分所述顶表面。8.如权利要求6所述的封装结构，其特征在于，所述保护层完全覆盖所述至少一芯片的所述侧表面。2CN115938956A权利要求书2/2页9.如权利要求6所述的封装结构，其特征在于，所述保护层覆盖所述底表面，且所述底表面远离所述至少一焊垫。10.如权利要求6所述的封装结构，其特征在于，所述基材更包括：一基底；一埋置层，设置在所述基底上；以及一晶种层，设置在所述埋置层上，且所述晶种层介于所述埋置层及所述半导体层之间，其中所述保护层覆盖所述晶种层的侧表面。11.如权利要求10所述的封装结构，其特征在于，所述基底包括陶瓷基底或硅基底。12.如权利要求11所述的封装结构，其特征在于，所述陶瓷基底包括氮化铝、碳化硅、氧化铝、蓝宝石或其组合。13.如权利要求10所述的封装结构，其特征在于，所述晶种层包括硅、碳化硅、氮化铝或其组合。14.如权利要求6所述的封装结构，其特征在于，更包括：一模塑层，设置在所述至少一芯片的顶表面上，且所述模塑层与所述保护层接触；一导电部件，穿过所述模塑层，以与所述至少一焊垫接触；一封装基板，藉由所述导电部件接合于所述封装基板。15.如权利要求6所述的封装结构，其特征在于，更包括：一封装基板；一接合层，形成在所述封装基板上，且所述至少一芯片藉由所述接合层与所述封装基板连接；一导线，形成在所述封装