一种接触插塞的测试结构及其形成方法、测试方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115985889A(43)申请公布日2023.04.18(21)申请号202111202890.0(22)申请日2021.10.15(71)申请人长鑫存储技术有限公司地址230000安徽省合肥市经济技术开发区空港工业园兴业大道388号(72)发明人龙强(74)专利代理机构北京派特恩知识产权代理有限公司11270专利代理师张李静张颖玲(51)Int.Cl.H01L23/544(2006.01)H01L21/66(2006.01)G01R31/69(2020.01)权利要求书3页说明书14页附图15页(54)发明名称一种接触插塞的测试结构及其形成方法、测试方法(57)摘要本公开实施例公开了一种接触插塞的测试结构，所述测试结构包括：衬底；设置于所述衬底上的多个有源区域；设置于所述衬底上的多个接触插塞，同一所述有源区域上形成至少两个接触插塞，且所述接触插塞的底部与所述有源区域电连接；多个连接件，每一所述连接件电连接分别位于不同有源区域上的所述接触插塞，使得所述有源区域、所述接触插塞和所述连接件形成串联结构；位于所述衬底上的多个伪栅极，所述伪栅极至少位于所述接触插塞的一侧。本公开的测试结构与实际集成电路应用的结构更加接近，这样的测试结构更加能够反映接触插塞的工艺情况，可以较准确的测试出接触插塞的电阻值。CN115985889ACN115985889A权利要求书1/3页1.一种接触插塞的测试结构，其特征在于，包括：衬底；设置于所述衬底上的多个有源区域；设置于所述衬底上的多个接触插塞，同一所述有源区域上形成至少两个接触插塞，且所述接触插塞的底部与所述有源区域电连接；多个连接件，每一所述连接件电连接分别位于不同有源区域上的所述接触插塞，使得所述有源区域、所述接触插塞和所述连接件形成串联结构；位于所述衬底上的多个伪栅极，所述伪栅极至少位于所述接触插塞的一侧。2.如权利要求1所述的测试结构，其特征在于，多个所述伪栅极相互平行排列，且至少一个所述伪栅极位于同一所述有源区域上的两个所述接触插塞之间，所述伪栅极部分覆盖所述有源区域，且所述伪栅极的宽度小于所述有源区域的宽度。3.如权利要求1所述的测试结构，其特征在于，多个所述伪栅极相互平行排列，且所述伪栅极位于相邻的所述有源区域之间，且所述伪栅极的宽度小于相邻所述有源区域的宽度。4.如权利要求1所述的测试结构，其特征在于，至少一个所述接触插塞的侧壁具有凹陷部，所述接触插塞的侧壁在所述凹陷部处沿侧向方向向内凹陷，且所述凹陷部位于所述接触插塞的朝向相邻的所述伪栅极的一侧。5.如权利要求1所述的测试结构，其特征在于，所述有源区域、所述接触插塞和所述连接件以迂回的方式排列成一蛇形结构。6.如权利要求1所述的测试结构，其特征在于，同一接触插塞的两侧存在伪栅极，其中一侧的伪栅极覆盖所述有源区域。7.如权利要求1所述的测试结构，其特征在于，所述接触插塞的材料和所述连接件的材料相同。8.一种接触插塞的测试结构，其特征在于，包括：衬底；设置于所述衬底上的多个有源区域，所述有源区域包括两个源漏掺杂区和位于两个所述源漏掺杂区之间的沟道掺杂区；设置于所述沟道掺杂区上的栅极，所述栅极、位于所述栅极底部的沟道掺杂区以及位于所述栅极两侧的源漏掺杂区构成晶体管；设置于所述衬底上的多个接触插塞，所述接触插塞的底部与所述晶体管的源漏掺杂区电连接；多个连接件，每一所述连接件电连接相邻两个所述晶体管上的接触插塞，使得所述有源区域、所述接触插塞和所述连接件形成串联结构。9.如权利要求8所述的测试结构，其特征在于，至少一个所述接触插塞的侧壁具有凹陷部，所述接触插塞的侧壁在所述凹陷部处沿侧向方向向内凹陷，且所述凹陷部位于所述接触插塞的朝向相邻的所述栅极的一侧。10.如权利要求8所述的测试结构，其特征在于，所述有源区域、所述接触插塞和所述连接件以迂回的方式排列成一蛇形结构。11.一种接触插塞的测试结构的形成方法，其特征在于，包括：2CN115985889A权利要求书2/3页提供衬底；在所述衬底上形成多个有源区域；在所述衬底上形成伪栅极堆叠；刻蚀所述伪栅极堆叠，形成多个伪栅极；在所述衬底上形成介质层，所述介质层覆盖所述伪栅极；刻蚀所述介质层，形成接触孔，同一所述有源区域上形成至少两个接触孔，所述接触孔至少位于所述伪栅极的一侧；沉积导电材料，所述导电材料填充所述接触孔形成接触插塞，所述接触插塞的底部与所述有源区域电连接，继续沉积导电材料形成覆盖所述介质层表面的导电材料覆盖层；图案化所述导电材料覆盖层，形成多个连接件，每一所述连接件电连接分别位于不同有源区域上的所述接触插塞，使得所述有源区域、所述接触插塞和所述连接件形成串联结构。12.如权利要求11所述的形成方法，其特征在于，在所述衬底上形