接触孔插塞的制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号(10)申请公布号CNCN103972153103972153A(43)申请公布日2014.08.06(21)申请号201310038698.1(22)申请日2013.01.31(71)申请人华邦电子股份有限公司地址中国台湾台中市(72)发明人陈盈豪杨崇铭涂世升廖春成(74)专利代理机构北京三友知识产权代理有限公司11127代理人任默闻(51)Int.Cl.H01L21/768(2006.01)权权利要求书2页利要求书2页说明书6页说明书6页附图15页附图15页(54)发明名称接触孔插塞的制造方法(57)摘要本发明提供一种接触孔插塞的制造方法。上述方法包括提供半导体基板；沉积导电牺牲层；于导电牺牲层上形成硬遮罩图案；移除未被硬遮罩图案覆盖的导电牺牲层，直到半导体基板的电晶体结构顶部的氧化保护层暴露出来为止；移除未被硬遮罩图案覆盖的导电牺牲层，形成底部互连的导电牺牲图案；于导电牺牲图案的侧壁上形成氧化保护层；移除未被硬遮罩图案覆盖的部分氧化保护层和导电牺牲图案；移除未被硬遮罩图案覆盖的导电牺牲图案的底部，以形成导电牺牲柱。本发明提供的一种接触孔插塞的制造方法，其具有高深宽比且具有垂直的侧壁轮廓，以改善已知技术的缺点。CN103972153ACN1039725ACN103972153A权利要求书1/2页1.一种接触孔插塞的制造方法，其特征是，所述接触孔插塞的制造方法包括下列步骤：提供一半导体基板，其中设置有沿一第一方向延伸的多个隔绝物，且其中所述半导体基板具有沿一第二方向延伸的多个电晶体结构；全面性沉积一导电牺牲层；于所述导电牺牲层上形成多个硬遮罩图案，所述多个硬遮罩图案沿所述第一方向和所述第二方向排列成一阵列；使用一第一蚀刻气体，进行一第一非等向性蚀刻工艺，移除未被所述多个硬遮罩图案覆盖的部分所述导电牺牲层，直到所述多个电晶体结构顶部的氧化保护层暴露出来为止；使用一第二蚀刻气体，进行一第二非等向性蚀刻工艺，移除未被所述多个硬遮罩图案覆盖的部分所述导电牺牲层，以形成多个导电牺牲图案，其中所述多个导电牺牲图案的多个底部彼此相连；进行一氧化工艺，以分别于所述多个导电牺牲图案的侧壁上形成多个氧化保护层；使用一第三蚀刻气体，进行一第三非等向性蚀刻工艺，从未被所述多个硬遮罩图案覆盖的所述多个导电牺牲图案的多个侧壁和所述多个底面上移除部分所述多个氧化保护层以及部分所述多个导电牺牲图案；以及使用一第四蚀刻气体，进行一第四非等向性蚀刻工艺，移除未被所述多个硬遮罩图案覆盖的所述多个导电牺牲图案的彼此相连的所述多个底部，以形成彼此分离的多个导电牺牲柱。2.如权利要求1所述的接触孔插塞的制造方法，其特征是，所述导电牺牲层的材质为多晶硅，且所述多个硬遮罩图案的材质为氮化硅。3.如权利要求1所述的接触孔插塞的制造方法，其特征是，所述导电牺牲层上具有一原生氧化物，且进行所述第一非等向性蚀刻工艺之前更包括：使用一第五蚀刻气体，进行一第五非等向性蚀刻工艺，移除未被所述多个硬遮罩图案覆盖的该原生氧化物。4.如权利要求1所述的接触孔插塞的制造方法，其特征是，进行所述第三非等向性蚀刻工艺之前的所述多个导电牺牲图案靠近所述多个底部的第一部分的宽度大于靠近所述多个硬遮罩图案的第二部分的宽度。5.如权利要求4所述的接触孔插塞的制造方法，其特征是，所述多个氧化保护层靠近所述多个硬遮罩图案的第三部分的厚度大于所述多个氧化保护层靠近所述多个导电牺牲图案的所述多个底部的第四部分的厚度。6.如权利要求1所述的接触孔插塞的制造方法，其特征是，进行所述第三非等向性蚀刻工艺之后，所述多个导电牺牲图案的所述多个底部和靠近所述多个底部的部分所述多个侧壁是从所述多个氧化保护层暴露出来。7.如权利要求1所述的接触孔插塞的制造方法，其特征是，所述多个导电牺牲柱的高宽比大于或等于7：1。8.如权利要求1所述的接触孔插塞的制造方法，其特征是，所述接触孔插塞的制造方法更包括：全面性填入一介电材料，并使所述介电材料的一顶面与所述多个硬遮罩图案的顶面共2CN103972153A权利要求书2/2页平面；移除所述多个硬遮罩图案和所述多个导电牺牲柱，以形成多个接触孔开口；以及于所述多个接触孔开口中填入一导电材料，以形成多个接触孔插塞。3CN103972153A说明书1/6页接触孔插塞的制造方法技术领域[0001]本发明是有关于一种接触孔插塞的制造方法，特别是有关于一种接触孔插塞的蚀刻轮廓的控制方法。背景技术[0002]在奈米半导体工艺中，随着世代微缩工艺的演进，对于蚀刻轮廓(profile)控制能力势必面对挑战。在已知技术中，多利用化学性蚀刻方式来进行多晶硅蚀刻(polyetching)工艺，也因此垂直的蚀刻轮廓(verticalProfil