半导体封装结构及其形成方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN116013862A(43)申请公布日2023.04.25(21)申请号202111228784.X(22)申请日2021.10.21(71)申请人日月光半导体制造股份有限公司地址中国台湾高雄市(72)发明人吕文隆(74)专利代理机构北京德恒律治知识产权代理有限公司11409专利代理师章社杲李伟(51)Int.Cl.H01L23/13(2006.01)H01L23/31(2006.01)H01L23/538(2006.01)H01L21/48(2006.01)H01L21/56(2006.01)权利要求书1页说明书8页附图17页(54)发明名称半导体封装结构及其形成方法(57)摘要本发明涉及一种半导体封装结构及其形成方法。该半导体封装结构包括：基板，基板中具有空腔；扇出层，位于基板上方；第一芯片，连接于扇出层下方并且内埋于基板的空腔中；其中，基板与扇出层之间通过第一贯穿通孔直接电连接。CN116013862ACN116013862A权利要求书1/1页1.一种半导体封装结构，其特征在于，包括：基板，所述基板中具有空腔；扇出层，位于所述基板上方；第一芯片，连接于所述扇出层下方并且内埋于所述基板的所述空腔中；其中，所述基板与所述扇出层之间通过第一贯穿通孔直接电连接。2.根据权利要求1所述的半导体封装结构，其特征在于，所述扇出层包括上重布线层以及接合在所述上重布线层和所述基板之间的下重布线层。3.根据权利要求2所述的半导体封装结构，其特征在于，所述上重布线层与所述下重布线层之间通过微凸块相互接合。4.根据权利要求2所述的半导体封装结构，其特征在于，所述下重布线层中具有第一下桥接线路，所述第一下桥接线路连接在相邻的所述第一芯片之间。5.根据权利要求2所述的半导体封装结构，其特征在于，所述上重布线层与所述下重布线层之间通过贯穿所述上重布线层而达到所述下重布线层的第二贯穿通孔电连接。6.根据权利要求2所述的半导体封装结构，其特征在于，还包括：第二芯片，位于所述扇出层上方。7.根据权利要求2所述的半导体封装结构，其特征在于，所述上重布线层与所述下重布线层之间通过粘着层连接。8.根据权利要求1所述的半导体封装结构，其特征在于，所述扇出层与所述基板之间通过粘着层连接。9.根据权利要求1所述的半导体封装结构，其特征在于，所述基板具有导电柱，其中，所述第一贯穿通孔穿过所述扇出层而连接至所述导电柱。10.根据权利要求1所述的半导体封装结构，其特征在于，所述第一芯片的远离所述扇出层的表面下方具有对外连接端子。2CN116013862A说明书1/8页半导体封装结构及其形成方法技术领域[0001]本发明涉及半导体技术领域，更具体地，涉及一种半导体封装结构及其形成方法。背景技术[0002]在半导体封装件中，为了满足高I/O连接件的需求，半导体基板的层数越来越多，厚度也随之增加。随着层数越来越多良率问题也越来越严重。因此，现有技术中在基板上设置扇出(fanout)层，以将基板中的部份线路层利用扇出层取代，通过贯穿通孔将扇出层电性连接至基板，此做法除了可降低基板层数之外，也可减少基板厚度，同时也可提高制程良率。[0003]然而，在多功能的系统级封装(SIP，SystemInaPackage)技术趋势下，越来越多的芯片被整合在半导体封装件中，也就是说越来越多的芯片被安置在载板(如上述基板和扇出层)表面，使得半导体封装件的水平方向上的长宽尺寸增加，难以实现微小化需求。发明内容[0004]针对相关技术中的上述问题，本发明提出一种半导体封装结构及其形成方法。[0005]根据本发明实施例的一个方面，提供了一种半导体封装结构，包括：基板，基板中具有空腔；扇出层，位于基板上方；第一芯片，连接于扇出层下方并且内埋于基板的空腔中；其中，基板与扇出层之间通过第一贯穿通孔直接电连接。[0006]在一些实施例中，基板与扇出层之间通过贯穿扇出层而达到基板的第一贯穿通孔直接电连接。[0007]在一些实施例中，扇出层包括上重布线层以及接合在上重布线层和基板之间的下重布线层；[0008]在一些实施例中，上重布线层与下重布线层之间通过微凸块相互接合。[0009]在一些实施例中，下重布线层中具有第一下桥接线路，第一下桥接线路连接在相邻的第一芯片之间。[0010]在一些实施例中，上重布线层与下重布线层之间通过贯穿上重布线层而达到下重布线层的第二贯穿通孔电连接。[0011]在一些实施例中，下重布线层中具有第二下桥接线路，第二下桥接线路连接在第二贯穿通孔与第一芯片之间。[0012]在一些实施例中，还包括：第二芯片，位于扇出层上方。[0013]在一些实施例中，上重布线层中具有上桥接线路，上桥接线路连接在相邻的第二芯片之间。[0014]在一些实施