半导体结构及其制备方法、封装结构.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN116018060A(43)申请公布日2023.04.25(21)申请号202310304496.0(22)申请日2023.03.27(71)申请人长鑫存储技术有限公司地址230601安徽省合肥市经济技术开发区空港工业园兴业大道388号(72)发明人王少伟王春阳吴双双(74)专利代理机构华进联合专利商标代理有限公司44224专利代理师杨明莉(51)Int.Cl.H10N97/00(2023.01)H01L23/48(2006.01)H01L21/768(2006.01)H01L25/18(2023.01)权利要求书2页说明书11页附图8页(54)发明名称半导体结构及其制备方法、封装结构(57)摘要本公开涉及一种半导体结构及其制备方法、封装结构，半导体结构的制备方法包括：提供衬底；于衬底上形成目标电容结构，目标电容结构包括依次形成的第一电极及第二电极；目标电容结构包括沟槽电容结构及平面电容结构；至少于第二电极内形成间隔分布的第一导电插塞及第二导电插塞；第一导电插塞在衬底的第二表面的正投影位于沟槽电容结构的第二电极在衬底的第二表面的正投影内，第二导电插塞电连接平面电容结构的第一电极。上述制备方法能够简化工艺步骤并节省工艺材料，以及改善过刻蚀的问题，避免短路，还能够减小电阻以提升半导体导电性能。CN116018060ACN116018060A权利要求书1/2页1.一种半导体结构的制备方法，其特征在于，包括：提供衬底，所述衬底具有沿其厚度方向相对的第一表面及第二表面；于所述衬底上形成目标电容结构，所述目标电容结构包括依次形成的第一电极及第二电极；所述目标电容结构包括经由所述第一表面朝向所述第二表面延伸至所述衬底内的沟槽电容结构，及位于所述第一表面的平面电容结构；所述第二电极的顶面高于所述第一表面，所述第一电极位于所述衬底与所述第二电极之间；至少于所述第二电极内形成间隔分布的第一导电插塞及第二导电插塞；所述第一导电插塞在所述衬底的第二表面的正投影位于所述沟槽电容结构的第二电极在所述衬底的第二表面的正投影内，所述第二导电插塞电连接所述平面电容结构的第一电极。2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第二导电插塞在所述衬底的第二表面的正投影的面积小于所述第一导电插塞在所述衬底的第二表面的正投影的面积。3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述至少于所述第二电极内形成间隔分布的第一导电插塞及第二导电插塞的步骤，包括：于所述平面电容结构远离所述衬底的表面形成硬掩膜层；于所述硬掩膜层远离所述平面电容结构的表面形成图形化光刻胶层；以所述图形化光刻胶层为掩膜，刻蚀所述硬掩膜层及其下方的所述平面电容结构，以至少于所述第二电极内形成间隔分布的第一沟槽及第二沟槽，所述第一沟槽暴露出所述沟槽电容结构的第二电极，所述第二沟槽暴露出所述平面电容结构的第一电极；于所述第一沟槽内形成第一导电插塞，以及于所述第二沟槽内形成第二导电插塞。4.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述于所述第一沟槽内形成第一导电插塞，以及于所述第二沟槽内形成第二导电插塞的步骤之前，包括：于所述第一沟槽的侧壁表面形成第一隔离层，以及于所述第二沟槽的侧壁表面形成第二隔离层。5.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述硬掩膜层包括朝远离所述衬底的厚度方向依次叠置的保护掩膜层及抗反射层；所述至少于所述第二电极内形成间隔分布的第一沟槽及第二沟槽的步骤之后，所述形成第一隔离层以及所述形成第二隔离层的步骤之前，还包括：去除所述图形化光刻胶层以及剩余的所述抗反射层，剩余的所述保护掩膜层构成第一保护层。6.根据权利要求5所述的半导体结构的制备方法，其特征在于，所述形成第一隔离层以及所述形成第二隔离层的步骤之后，还包括：于所述第一沟槽的侧壁表面以及所述第二沟槽的侧壁表面形成第二保护层。7.一种半导体结构，其特征在于，包括：衬底，具有沿其厚度方向相对的第一表面及第二表面；目标电容结构，包括依次形成的第一电极及第二电极；所述目标电容结构包括经由所述第一表面朝向所述第二表面延伸至所述衬底内的沟槽电容结构，及位于所述第一表面的平面电容结构；所述第二电极的顶面高于所述第一表面，所述第一电极位于所述衬底与所述第二电极之间；2CN116018060A权利要求书2/2页第一导电插塞，至少部分位于所述第二电极内；第二导电插塞，至少部分位于所述第二电极内且与所述第一导电插塞间隔分布；其中，所述第一导电插塞在所述衬底的第二表面的正投影位于所述沟槽电容结构的第二电极在所述衬底的第二表面的正投影内，所述第二导电插塞电连接所述平面电容结构的第一电极。8.根据权利要求7所述的半导体结构，其特征在于，所