外延结构、半导体器件及制备方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115763232A(43)申请公布日2023.03.07(21)申请号202211585981.1H01L21/306(2006.01)(22)申请日2022.12.09(71)申请人中芯越州集成电路制造（绍兴）有限公司地址312035浙江省绍兴市越城区皋埠街道临江路508号(72)发明人张偲项少华刘国安(74)专利代理机构苏州锦尚知识产权代理事务所(普通合伙)32502专利代理师李洋李丹(51)Int.Cl.H01L21/205(2006.01)H01L29/20(2006.01)H01L29/24(2006.01)H01L29/207(2006.01)权利要求书2页说明书11页附图3页(54)发明名称外延结构、半导体器件及制备方法(57)摘要本申请实施例涉及一种外延结构的制备方法、外延结构、半导体器件的制备方法以及半导体器件，通过在衬底上外延生长缓冲层；在缓冲层上外延生长第一高阻半导体层；去除部分第一高阻半导体层，形成至少两个从第一高阻半导体层的上表面延伸至第一高阻半导体层内部的凹槽，至少两个凹槽包括第一凹槽和第二凹槽，其中，第一高阻半导体层位于第一凹槽和第二凹槽之间的部分未被去除而形成隔离侧墙；在第一高阻半导体层上外延生长低阻半导体层；在低阻半导体层的位于第一凹槽内的部分之上外延生长第一器件材料层，第一器件材料层与低阻半导体层采用不同的半导体材料形成；如此，实现在同一衬底上集成至少两种需要不同半导体材料制成的器件。CN115763232ACN115763232A权利要求书1/2页1.一种外延结构的制备方法，其特征在于，所述方法包括：在衬底上外延生长缓冲层；在所述缓冲层上外延生长第一高阻半导体层；去除部分所述第一高阻半导体层，形成至少两个从所述第一高阻半导体层的上表面延伸至所述第一高阻半导体层内部的凹槽，至少两个所述凹槽包括第一凹槽和第二凹槽，其中，所述第一高阻半导体层位于所述第一凹槽和所述第二凹槽之间的部分未被去除而形成隔离侧墙；在所述第一高阻半导体层上外延生长低阻半导体层；在所述低阻半导体层的位于所述第一凹槽内的部分之上外延生长第一器件材料层，所述第一器件材料层与所述低阻半导体层采用不同的半导体材料形成。2.根据权利要求1所述的外延结构的制备方法，其特征在于，所述第一器件材料层为氧化镓基半导体材料层，所述低阻半导体层为氮化镓基半导体材料层。3.根据权利要求1所述的外延结构的制备方法，其特征在于，所述在衬底上外延生长缓冲层后，所述方法还包括：去除部分所述缓冲层，形成至少两个暴露出所述衬底的通孔；所述在所述缓冲层上外延生长第一高阻半导体层，包括：在剩余的所述缓冲层上和所述衬底通过至少两个所述通孔而暴露出的区域上外延生长第一高阻半导体层。4.根据权利要求3所述的外延结构的制备方法，其特征在于，所述去除部分所述第一高阻半导体层，包括：去除形成在剩余的所述缓冲层上的部分第一高阻半导体层。5.根据权利要求1所述的外延结构的制备方法，其特征在于，所述在所述第一高阻半导体层上外延生长低阻半导体层后，所述方法还包括：去除形成在所述隔离侧墙上的低阻半导体层；在剩余的所述低阻半导体层上和所述隔离侧墙上外延生长第二高阻半导体层；去除部分所述第二高阻半导体层，形成至少两个暴露出所述低阻半导体层的开口，至少两个所述开口包括第一开口和第二开口，其中，所述第一开口位于所述第一凹槽上方，所述第二开口位于所述第二凹槽上方；所述第一器件材料层沿所述低阻半导体层的通过所述第一开口暴露的部分外延生长。6.根据权利要求1所述的外延结构的制备方法，其特征在于，所述方法还包括：在所述低阻半导体层的位于所述第二凹槽内的部分之上外延生长第二器件材料层，所述第二器件材料层与所述第一器件材料层采用不同的半导体材料形成。7.根据权利要求6所述的外延结构的制备方法，其特征在于，所述第一器件材料层为氧化镓层，所述低阻半导体层为氮化镓层，所述第二器件材料层为铝镓氮层。8.根据权利要求1至7中任意一项所述的外延结构的制备方法，其特征在于，所述第一高阻半导体层的材料为碳掺杂和/或铁掺杂的氮化镓。9.一种外延结构，其特征在于，包括：衬底；位于所述衬底上的缓冲层；位于所述缓冲层上的第一高阻半导体层；2CN115763232A权利要求书2/2页从所述第一高阻半导体层的上表面延伸至所述第一高阻半导体层内部的至少两个凹槽，至少两个所述凹槽包括第一凹槽和第二凹槽，其中，所述第一高阻半导体层位于所述第一凹槽和所述第二凹槽之间的部分形成为隔离侧墙；位于所述第一凹槽内和所述第二凹槽内的低阻半导体层；在所述低阻半导体层的位于所述第一凹槽内的部分之上形成的第一器件材料层，所述第一器件材料层与所述低阻半导体层采用不同的半导体材料形成。10.根据