半导体器件结构及制备方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113517232A(43)申请公布日2021.10.19(21)申请号202110774378.7(22)申请日2021.07.08(71)申请人长鑫存储技术有限公司地址230601安徽省合肥市经济技术开发区空港工业园兴业大道388号(72)发明人元大中(74)专利代理机构广州华进联合专利商标代理有限公司44224代理人史治法(51)Int.Cl.H01L21/8242(2006.01)H01L27/108(2006.01)权利要求书3页说明书10页附图8页(54)发明名称半导体器件结构及制备方法(57)摘要本发明公开了一种半导体器件结构及制备方法，半导体器件结构的制备方法包括：提供衬底，所述衬底包括第一区域及与所述第一区域相邻接的第二区域；于所述衬底内形成字线沟槽，所述字线沟槽贯穿所述第一区域及所述第二区域；于所述字线沟槽内形成埋入式栅极字线，所述栅极字线包括字线导电层，所述字线导电层贯穿所述第一区域及所述第二区域，且位于所述第二区域的所述字线导电层的厚度大于位于第一区域的所述字线导电层的厚度，以形成台阶状的字线导电层，在完成制备埋入式栅极字线后可以确保形成在第二区域的第一互连孔能够暴露出字线导电层，从而确保埋入式栅极字线可以顺利电引出，为DRAM提供导电通路的同时，也保留了减少栅极泄露的优势。CN113517232ACN113517232A权利要求书1/3页1.一种半导体器件结构的制备方法，其特征在于，包括：提供衬底，所述衬底包括第一区域及与所述第一区域相邻接的第二区域；于所述衬底内形成字线沟槽，所述字线沟槽贯穿所述第一区域及所述第二区域；于所述字线沟槽内形成埋入式栅极字线，所述栅极字线包括字线导电层，所述字线导电层贯穿所述第一区域及所述第二区域，且位于所述第二区域的所述字线导电层的厚度大于位于所述第一区域的所述字线导电层的厚度。2.根据权利要求1所述的半导体器件结构的制备方法，其特征在于，所述衬底内形成有若干个浅沟槽隔离结构，所述浅沟槽隔离结构于所述衬底内隔离出多个呈阵列排布的有源区；所述有源区沿第一方向延伸，所述埋入式栅极字线沿第二方向延伸，所述第二方向与所述第一方向斜交。3.根据权利要求1所述的半导体器件结构的制备方法，其特征在于，所述于所述字线沟槽内形成埋入式栅极字线包括：于所述字线沟槽的底部及侧壁形成栅氧化层；于所述栅氧化层的表面及所述衬底上形成金属阻挡材料层；于所述金属阻挡材料层的表面形成第一导电材料层，所述第一导电材料层填满所述字线沟槽，并延伸至所述衬底上；去除位于所述衬底上的所述第一导电材料层及位于所述衬底上的所述金属阻挡材料层，并对位于所述第一区域的所述第一导电材料层及位于所述第一区域的所述金属阻挡材料层进行回刻，以得到金属阻挡层及第一导电层；位于所述第一区域的所述金属阻挡层的上表面及位于所述第一区域的所述第一导电层的上表面均低于所述衬底的上表面，且位于所述第二区域的所述第一导电层的上表面高于位于所述第一区域的所述第一导电层的上表面；于所述第一导电层上形成填充介质层，所述填充介质层填满所述字线沟槽。4.根据权利要求3所述的半导体器件结构的制备方法，其特征在于，形成所述填充介质层后，所述填充介质层的上表面与所述衬底的上表面及位于所述第二区域的所述第一导电层的上表面均相平齐。5.根据权利要求4所述的半导体器件结构的制备方法，其特征在于，形成所述第一导电层之后，且形成所述填充介质层之前还包括：于所述第一导电层的上表面形成第二导电材料层，所述第二导电材料覆盖所述第一区域及所述第二区域；对所述第二导电材料层进行回刻，以使得所述第二导电材料层的上表面低于所述字线沟槽的上表面；于所述第一导电层上形成填充介质层包括：于保留的所述第二导电材料层的上表面形成填充介质材料层；去除部分所述填充介质材料层，使得保留的所述填充介质材料层的上表面与位于所述第二区域的所述第一导电层的上表面相平齐；去除部分所述填充介质材料层的同时还包括：去除位于所述第二区域的所述第二导电材料层，以得到第二导电层。6.根据权利要求5所述的半导体器件结构的制备方法，其特征在于，所述第二导电层的2CN113517232A权利要求书2/3页厚度小于位于所述第一区域的所述第一导电层与位于所述第二区域的所述第一导电层的上表面高度差；所述第二导电层与所述第一导电层共同构成所述字线导电层。7.根据权利要求1至6中任一项所述的半导体器件结构的制备方法，其特征在于，所述于所述字线沟槽内形成埋入式栅极字线之后还包括：于所述衬底上形成覆盖介质层，所述覆盖介质层至少覆盖所述第二区域；于所述第二区域的所述覆盖介质内形成第一互连孔，所述第一互连孔暴露出位于所述第二区域的所述字线导电层；于所述第一互连孔内形