半导体器件和包括半导体器件的半导体封装.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN116031228A(43)申请公布日2023.04.28(21)申请号202210989663.5H01L25/065(2023.01)(22)申请日2022.08.17(30)优先权数据10-2021-01421122021.10.22KR(71)申请人三星电子株式会社地址韩国京畿道(72)发明人吴晙荣姜芸炳金炳赞朴点龙李忠善(74)专利代理机构中科专利商标代理有限责任公司11021专利代理师纪雯倪斌(51)Int.Cl.H01L23/492(2006.01)H01L23/538(2006.01)H10B80/00(2023.01)权利要求书3页说明书16页附图19页(54)发明名称半导体器件和包括半导体器件的半导体封装(57)摘要半导体器件可以包括：衬底、位于衬底的底表面上的第一绝缘层、在第一绝缘层中的互连结构、在第一绝缘层的底表面上的第二绝缘层、以及设置在第二绝缘层中的多个下焊盘。每个下焊盘可以设置为使得其顶表面的宽度小于其底表面的宽度。下焊盘可以包括第一下焊盘、第二下焊盘和第三下焊盘。在平面图中，第一下焊盘和第三下焊盘可以分别与衬底的中心部分和边缘部分相邻，而第二下焊盘可以设置在其间。第二下焊盘的底表面的宽度可以小于第一下焊盘的底表面的宽度并且可以大于第三下焊盘的底表面的宽度。CN116031228ACN116031228A权利要求书1/3页1.一种半导体器件，包括：衬底；第一绝缘层，在所述衬底的底表面上；互连结构，设置在所述第一绝缘层中；第二绝缘层，在所述第一绝缘层的底表面上；以及多个下焊盘，设置在所述第二绝缘层中，其中，所述多个下焊盘中的每个下焊盘被设置为使得该下焊盘的顶表面的宽度小于该下焊盘的底表面的宽度，其中，所述多个下焊盘包括第一下焊盘、第二下焊盘和第三下焊盘，其中，当在平面图中观察时，所述第一下焊盘与所述衬底的中心相邻，所述第三下焊盘与所述衬底的边缘相邻，以及所述第二下焊盘设置在所述第一下焊盘与所述第三下焊盘之间，其中，所述第一下焊盘的底表面的宽度大于所述第二下焊盘的底表面的宽度，以及其中，所述第二下焊盘的底表面的宽度大于所述第三下焊盘的底表面的宽度。2.根据权利要求1所述的半导体器件，其中，当在截面图中观察时，所述多个下焊盘中的每个下焊盘具有三角形形状、梯形形状、阶梯形形状之一。3.根据权利要求1所述的半导体器件，其中，当在平面图中观察时，所述多个下焊盘中的每个下焊盘具有圆形形状、三角形形状、矩形形状、以及具有五个或更多个边或角的多边形形状之一。4.根据权利要求1所述的半导体器件，其中，当在平面图中观察时，随着到所述衬底的中心的距离减小，所述多个下焊盘的底表面的宽度逐渐增大，其中，所述第一下焊盘的底表面的宽度是所述第二下焊盘的底表面的宽度的110％至150％，以及其中，所述第一下焊盘的底表面的宽度大于所述第三下焊盘的底表面的宽度的150％，且等于或小于所述第三下焊盘的底表面的宽度的500％。5.根据权利要求1所述的半导体器件，还包括：第三绝缘层，在所述衬底的顶表面上；以及多个上焊盘，设置在所述第三绝缘层中，其中，所述多个上焊盘中的每个上焊盘被设置为使得该上焊盘的顶表面的宽度大于该上焊盘的底表面的宽度。6.根据权利要求5所述的半导体器件，其中，所述多个上焊盘包括第一上焊盘、第二上焊盘和第三上焊盘，其中，当在平面图中观察时，所述第一上焊盘与所述衬底的中心相邻，所述第三上焊盘与所述衬底的边缘相邻，以及所述第二上焊盘设置在所述第一上焊盘与所述第三上焊盘之间，其中，所述第一上焊盘的顶表面的宽度大于所述第二上焊盘的顶表面的宽度，以及其中，所述第二上焊盘的顶表面的宽度大于所述第三上焊盘的顶表面的宽度。7.根据权利要求5所述的半导体器件，还包括：2CN116031228A权利要求书2/3页贯穿通孔，被设置为贯穿所述衬底并耦接到所述互连结构，其中，所述多个上焊盘与所述多个下焊盘通过所述贯穿通孔彼此电连接。8.根据权利要求5所述的半导体器件，其中，所述多个下焊盘中的每个下焊盘的底表面是平坦的，以及其中，所述多个上焊盘中的每个上焊盘的顶表面是平坦的。9.根据权利要求5所述的半导体器件，其中，当在截面图中观察时，所述多个上焊盘中的每个上焊盘具有三角形形状、梯形形状、阶梯形形状之一。10.根据权利要求5所述的半导体器件，其中，当在平面图中观察时，所述多个上焊盘中的每个上焊盘具有圆形形状、三角形形状、矩形形状、以及具有五个或更多个边或角的多边形形状之一。11.根据权利要求1所述的半导体器件，其中，当在平面图中观察时，第一单元区域中的下焊盘的总面积大于第二单元区域中的下焊盘的总面积，其中，所述第一单元区域与所述第二单元区域具有相同的面积，以及其中，所述下焊盘的顶表面在所