一种槽栅功率半导体器件及其制备方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN112086517A(43)申请公布日2020.12.15(21)申请号202011177624.2(22)申请日2020.10.29(71)申请人珠海迈巨微电子有限责任公司地址519085广东省珠海市高新区唐家湾镇金唐路1号港湾1号科创园24栋C区1层147室(72)发明人乔明陈勇张发备周号(74)专利代理机构成都点睛专利代理事务所(普通合伙)51232代理人霍淑利(51)Int.Cl.H01L29/78(2006.01)H01L29/423(2006.01)H01L21/336(2006.01)权利要求书2页说明书5页附图9页(54)发明名称一种槽栅功率半导体器件及其制备方法(57)摘要本发明涉及一种槽栅功率半导体器件，包括元胞区、栅极引出部分和终端区，所述元胞区和所述栅极引出部分具有多个间隔设置的沟槽，所述沟槽包括连续设置的沟槽前端和沟槽末端，所述沟槽末端的形状为水滴状，并且每个所述沟槽末端的宽度比沟槽前端的宽度宽。所述沟槽分为栅电极部分和栅极引出部分，所述栅极引出部分将栅极和外部相连，沟槽末端的形状为水滴状，并且沟槽末端的宽度比沟槽前端的宽度宽，增大了曲率半径，从而避免了更薄的绝缘层产生，抑制了泄漏电流的发生。CN112086517ACN112086517A权利要求书1/2页1.一种槽栅功率半导体器件，其特征在于，包括元胞区、栅极引出部分和终端区，所述元胞区和所述栅极引出部分具有多个间隔设置的沟槽，所述沟槽包括连续设置的沟槽前端(21)和沟槽末端(22)，所述沟槽末端(22)的形状为水滴状，并且每个所述沟槽末端(22)的宽度比沟槽前端(21)的宽度宽。2.根据权利要求1所述的一种槽栅功率半导体器件，其特征在于，所述元胞区的元胞结构包括由下至上依次层叠设置的第一导电类型衬底(11)、第一导电类型漏极漂移区(45)、栅氧化层(42)、介质层(41)和金属电极(12)，所述第一导电类型漏极漂移区(45)的上层间隔设置多个沟槽前端(21)，所述沟槽前端(21)之间的所述第一导电类型漏极漂移区(45)的上层具有第二导电类型体区(44)，所述第二导电类型体区(44)的上层具有第一导电类型源区(46)，所述栅氧化层(42)位于所述沟槽前端(21)的侧壁和底部，且位于所述第一导电类型源区(46)上，所述栅氧化层(42)上具有多晶硅(43)，且所述多晶硅(43)位于所述沟槽前端(21)中。3.根据权利要求1所述的一种槽栅功率半导体器件，其特征在于，所述栅极引出部分的元胞结构包括由下至上依次层叠设置的第一导电类型衬底(11)、第一导电类型漏极漂移区(45)、栅氧化层(42)、介质层(41)和金属电极(12)，所述第一导电类型漏极漂移区(45)的上层交替间隔设置多个沟槽前端(21)和沟槽末端(22)，所述沟槽前端(21)和沟槽末端(22)之间的所述第一导电类型漏极漂移区(45)的上层具有第二导电类型体区(44)，所述栅氧化层(42)位于所述沟槽前端(21)和沟槽末端(22)的侧壁和底部，且位于所述第二导电类型体区(44)上，所述栅氧化层(42)上具有所述多晶硅(43)，且所述多晶硅(43)位于所述沟槽前端(21)和沟槽末端(22)中。4.根据权利要求1所述的一种槽栅功率半导体器件，其特征在于，沿所述沟槽纵向切割的元胞结构包括由下至上依次层叠设置的第一导电类型衬底(11)、第一导电类型漏极漂移区(45)、介质层(41)和金属电极(12)，所述沟槽位于所述第一导电类型漏极漂移区(45)上层的一侧，所述第一导电类型漏极漂移区(45)上层的另一侧具有间隔设置的第二导电类型体区(44)，所述介质层(41)位于所述第一导电类型漏极漂移区(45)的所述另一侧上，所述沟槽的侧壁和底部，以及部分所述介质层(41)上具有栅氧化层(42)，所述栅氧化层(42)上具有所述多晶硅(43)，所述介质层(41)还位于部分所述多晶硅(43)上，所述金属电极(12)位于部分所述介质层(41)及部分所述多晶硅(43)上。5.根据权利要求1-4任一项所述的一种槽栅功率半导体器件，其特征在于，所述沟槽末端的形状替换为圆角T形。6.根据权利要求1-4任一项所述的一种槽栅功率半导体器件，其特征在于，所述沟槽末端的形状替换为六边形或八边形。7.根据权利要求1-4任一项所述的一种槽栅功率半导体器件，其特征在于，所述沟槽末端的形状替换为球形。8.一种权利要求1至7任一项所述的一种槽栅功率半导体器件的制备方法，包括以下步骤：步骤1，采用外延工艺，在第一导电类型衬底(11)上形成第一导电类型漏极漂移区(45)；步骤2，采用热生长或者淀积工艺，在所述第一导电类型漏极漂移区(45)上形成硬掩模2CN112086517A权