一种功率半导体器件及其制备方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115911128A(43)申请公布日2023.04.04(21)申请号202211363908.X(22)申请日2022.11.02(71)申请人绍兴中芯集成电路制造股份有限公司地址312000浙江省绍兴市皋埠镇临江路518号(72)发明人沈新林陈一丛茂杰(74)专利代理机构北京磐华捷成知识产权代理有限公司11851专利代理师翟海青(51)Int.Cl.H01L29/78(2006.01)H01L29/40(2006.01)H01L29/423(2006.01)H01L21/336(2006.01)权利要求书2页说明书8页附图10页(54)发明名称一种功率半导体器件及其制备方法(57)摘要本申请公开了一种功率半导体器件及其制备方法，方法包括以下步骤：提供基底，在基底上形成至少一个第一沟槽，在第一沟槽的底部和侧壁形成有屏蔽介质层，在第一沟槽中形成屏蔽栅，在第一沟槽外侧的基底表面覆盖第一掩膜层；形成栅间介电材料层，以部分填充屏蔽栅上的第一沟槽并覆盖掩膜层的表面，其中，位于第一沟槽内的栅间介电材料层的顶部包括第一内凹槽结构，第一内凹槽结构的侧面为由下至上向第一沟槽内侧壁的方向倾斜的斜面，该第一内凹槽结构的底面为平面；湿法刻蚀去除位于掩膜层上的栅间介电材料层以及去除位于第一沟槽内的部分厚度的栅间介电材料层。本申请的方法在形成栅间介电层时使用湿法刻蚀而不使用化学机械研磨工艺，成本更低。CN115911128ACN115911128A权利要求书1/2页1.一种功率半导体器件的制备方法，其特征在于，所述方法包括以下步骤：提供基底，在所述基底上形成至少一个第一沟槽，在所述第一沟槽的底部和侧壁形成有屏蔽介质层，在所述第一沟槽中形成屏蔽栅，所述屏蔽栅填充部分深度的所述第一沟槽，在所述第一沟槽外侧的基底表面覆盖第一掩膜层；形成栅间介电材料层，以部分填充所述屏蔽栅上的第一沟槽并覆盖所述第一掩膜层的表面，其中，位于第一沟槽内的所述栅间介电材料层的顶部包括第一内凹槽结构，所述第一内凹槽结构的侧面为由下至上向第一沟槽内侧壁的方向倾斜的斜面，该第一内凹槽结构的底面为平面，位于所述第一掩膜层上的所述栅间介电材料层的两侧侧壁为斜面；湿法刻蚀去除位于所述第一掩膜层上的栅间介电材料层以及去除位于所述第一沟槽内的部分厚度的所述栅间介电材料层，以在所述屏蔽栅上形成栅间介电层，其中，所述栅间介电层的顶部包括第二内凹槽结构，该第二内凹槽结构的侧面为由下至上向第一沟槽内侧壁的方向倾斜的斜面，该第二内凹槽结构的底面为平面。2.根据权利要求1所述的制备方法，其特征在于，位于所述屏蔽栅上的栅间介电材料层的厚度大于位于所述第一掩膜层上的所述栅间介电材料层的厚度。3.根据权利要求1所述的制备方法，其特征在于，在形成所述栅间介电材料层之前，所述方法还包括：对所述屏蔽栅上方、所述第一沟槽侧壁上的所述屏蔽介质层进行回蚀刻，以使暴露的所述屏蔽介质层的厚度小于所述屏蔽栅覆盖的所述屏蔽介质层的厚度。4.根据权利要求1所述的制备方法，其特征在于，所述基底包括晶胞区和终端区，其中，所述第一沟槽形成在所述晶胞区，所述第一掩膜层形成在所述基底的晶胞区的表面；在所述终端区还形成有至少一个第二沟槽，所述第二沟槽内的侧壁形成有屏蔽介质层，所述第二沟槽内填充满所述屏蔽栅，在所述基底的终端区的表面覆盖第二掩膜层；其中，在形成栅间介电材料层，以部分填充所述屏蔽栅上的第一沟槽并覆盖所述第一掩膜层的表面的步骤中，所述栅间介电材料层还覆盖所述终端区的所述第二掩膜层、所述终端区的屏蔽栅和所述终端区的屏蔽介质层。5.根据权利要求4所述的制备方法，其特征在于，在湿法刻蚀去除位于所述第一掩膜层上的栅间介电材料层以及去除位于所述第一沟槽内的部分厚度的所述栅间介电材料层，以在所述屏蔽栅上形成栅间介电层的步骤之前，所述方法还包括：形成光刻胶层以覆盖所述基底的所述终端区，在所述湿法刻蚀之后，去除所述光刻胶层。6.根据权利要求5所述的制备方法，其特征在于，在湿法刻蚀去除位于所述第一掩膜层上的栅间介电材料层以及去除位于所述第一沟槽内的部分厚度的所述栅间介电材料层的步骤中，所述湿法刻蚀同时刻蚀所述终端区的所述栅间介电材料层，以将所述终端区的所述栅间介电材料层去除。7.根据权利要求4所述的制备方法，其特征在于，湿法刻蚀去除位于所述第一掩膜层上的栅间介电材料层以及去除位于所述第一沟槽内的部分厚度的所述栅间介电材料层，以在所述屏蔽栅上形成栅间介电层之后，所述方法还包括：去除所述第一掩膜层；在所述第一沟槽的所述屏蔽栅上形成控制栅结构，其中，所述控制栅结构包括形成在所述第一沟槽的侧壁上的栅极介电层和形成在所述第一沟槽中的控制栅。2CN115911128A权利要求书2/2页8.根据权利要求1