多芯片贴装结构及其制备方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN112701071A(43)申请公布日2021.04.23(21)申请号202110304969.8(22)申请日2021.03.23(71)申请人浙江集迈科微电子有限公司地址313100浙江省湖州市长兴县经济技术开发区陈王路与太湖路交叉口长兴国家大学科技园二分部北园8号厂房(72)发明人冯光建顾毛毛黄雷郭西高群(74)专利代理机构上海光华专利事务所(普通合伙)31219代理人佟婷婷(51)Int.Cl.H01L21/67(2006.01)H01L21/56(2006.01)权利要求书2页说明书7页附图6页(54)发明名称多芯片贴装结构及其制备方法(57)摘要本发明提供一种多芯片贴装结构及制备方法，制备包括：在基板上贴装多个芯片，在芯片上制备填充辅助层以形成腔体，对应所述腔体具有气体进口和气体出口，在气体进口涂底填胶材料，在气体出口处施加负压，基于空气压力使底填胶材料流入芯片底部形成底部填充胶。对于多个芯片模组的封装结构，本发明在待封装芯片与基板之间构建腔体，在气体进口涂底填胶材料，在气体出口施加负压，使底部填胶在气压作用下被压入芯片底部，能够减小多芯片结构底填胶的填充难度，有利于解决填充气泡的问题。还可解决多芯片小间距的结构中，填胶头难以放置、填胶工艺复杂及对前续步骤结构影响大的问题。本发明工艺简单，还可解决多个芯片集成难时以按需进行填充的问题。CN112701071ACN112701071A权利要求书1/2页1.一种多芯片贴装结构的制备方法，其特征在于，所述制备方法包括如下步骤：提供基板；将待封装芯片组件贴装在所述基板上，所述待封装芯片组件包括至少两个待封装芯片，且相邻所述待封装芯片之间具有间距；在所述待封装芯片组件上制备填充辅助层，所述填充辅助层连接各所述待封装芯片；在所述待封装芯片组件外围涂底填胶材料，以使得至少所述填充辅助层、所述底填胶材料及所述基板形成腔体，且对应所述腔体具有气体进口和气体出口；在所述气体出口处施加负压，且所述底填胶材料位于所述气体进口，以基于空气压力使所述底填胶材料流入所述待封装芯片组件底部，形成底部填充胶；去除所述填充辅助层，得到所述贴装芯片结构。2.根据权利要求1所述的多芯片贴装结构的制备方法，其特征在于，在所述待封装芯片组件外围涂底填胶材料的方式包括：在所述待封装芯片组件四周涂所述底填胶材料，所述填充辅助层、所述底填胶材料及所述基板形成所述腔体，其中，所述待封装芯片组件外围的所述填充辅助层与所述基板之间的空间作为所述气体进口，所述气体出口设置在所述填充辅助层上。3.根据权利要求1所述的多芯片贴装结构的制备方法，其特征在于，在所述待封装芯片组件外围涂底填胶材料的方式包括：在所述基板上制作隔离层，所述隔离层位于所述待封装芯片组件的外围，所述隔离层上设置有所述气体进口；其中，在所述气体进口处涂所述底填胶材料，且所述制备方法还包括在所述底部填充胶形成后去除所述隔离层的步骤。4.根据权利要求3所述的多芯片贴装结构的制备方法，其特征在于，所述气体出口的设置方式选自设置在所述隔离层中及设置在所述填充辅助层中的任意一种。5.根据权利要求3所述的多芯片贴装结构的制备方法，其特征在于，所述隔离层的材料包括环氧树脂胶、热固性胶体、热敏性胶体及光刻胶中的至少一种。6.根据权利要求1所述的多芯片贴装结构的制备方法，其特征在于，相邻所述待封装芯片之间的间距小于100μm。7.根据权利要求1‑6中任意一项所述的多芯片贴装结构的制备方法，其特征在于，所述待封装芯片组件包括至少一个填充区及至少一个空白区，所述填充区对应至少一个待封装芯片，所述空白区对应至少一个待封装芯片，其中，所述气体进口及所述气体出口设置在所述填充区，以使得对应所述填充区形成所述底部填充胶，对应所述空白区形成间隙。8.根据权利要求7所述的多芯片贴装结构的制备方法，其特征在于，所述填充区分布在所述待封装芯片组件的外围区域，所述空白区分布在所述待封装芯片组件的内部区域。9.一种多芯片贴装结构，其特征在于，所述多芯片贴装结构包括：基板；待封装芯片组件，贴装在所述基板上，所述待封装芯片组件包括至少两个待封装芯片，且相邻所述待封装芯片之间具有间距；底部填充胶，形成在所述待封装芯片组件与所述基板之间，所述底部填充胶形成在需要填充的待封装芯片与所述基板之间，且所述底部填充胶内部无气泡。10.根据权利要求9所述的多芯片贴装结构，其特征在于，相邻所述待封装芯片之间的间距小于100μm。2CN112701071A权利要求书2/2页11.根据权利要求9或10所述的多芯片贴装结构，其特征在于，多芯片贴装结构包括：所述待封装芯片组件包括至少一个填充区及至少一个空白区，所述填充区对应至少一个待封装芯片，所述