像素处理电路及其读取方法、图像传感器.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115002371A(43)申请公布日2022.09.02(21)申请号202210607372.5(22)申请日2022.05.31(71)申请人成都微光集电科技有限公司地址610399四川省成都市高新区和乐二街171号人工智能中区创新中心B6-2单元9-10F(72)发明人蔡化王勇夏天(74)专利代理机构上海恒锐佳知识产权代理事务所(普通合伙)31286专利代理师黄海霞(51)Int.Cl.H04N5/378(2011.01)H04N5/3745(2011.01)权利要求书2页说明书7页附图6页(54)发明名称像素处理电路及其读取方法、图像传感器(57)摘要本发明提供了一种像素处理电路及其读取方法、图像传感器，所述像素处理电路包括：像素阵列、ADC模块、开关选择模块；所述像素阵列中每一列的所述像素单元分别通过输出总线电连设置于所述像素阵列两端的所述开关选择模块的一端；所述开关选择模块的另一端与所述ADC模块中的一个所述模数转换器电连，且每一个所述开关选择模块仅电连所述ADC模块中的两个相对应的所述模数转换器；所述像素阵列包括拜耳阵列。本发明通过控制开关选择模块的状态实现经过Gr通道、Gb通道的像素信号都经过输出总线同一端侧的ADC转换，保证了Gr通道、Gb通道的像素信号不会存在值的偏差，从而避免了图像插值后出现“迷宫纹”现象，保证了图像质量。CN115002371ACN115002371A权利要求书1/2页1.一种像素处理电路，其特征在于，应用于双边并行ADC读出架构的图像传感器，包括：由像素单元构成的像素阵列、由至少两个模数转换器构成的ADC模块、与所述模数转换器数量相同的开关选择模块；所述像素阵列中每一列的所述像素单元分别通过输出总线电连设置于所述像素阵列两端的所述开关选择模块的一端；所述开关选择模块的另一端与所述ADC模块中的一个所述模数转换器电连，且每一个所述开关选择模块仅电连所述ADC模块中的两个相对应的所述模数转换器；所述像素阵列包括拜耳阵列。2.根据权利要求1所述的像素处理电路，其特征在于，所述ADC模块包括设置于所述像素阵列两侧的模数转换器；所述开关选择模块包括第一开关电路、第二开关电路、第三开关电路和第四开关电路；其中，所述像素阵列的列数为偶数；所述像素阵列中的奇数列的像素单元分别电连所述第一开关电路的一端，且分别电连所述第三开关电路的一端；其中，每一个所述奇数列的像素单元仅电连一个所述第一开关电路和一个所述第三开关电路；所述像素阵列中的偶数列的像素单元分别电连所述第二开关电路的一端，且分别电连所述第四开关电路的一端；其中，每一个所述偶数列的像素单元仅电连一个所述第二开关电路和一个所述第四开关电路；其中，相邻的所述第一开关电路和所述第二开关电路的另一端电连同一个所述模数转换器，相邻的所述第三开关电路和所述第四开关电路的另一端电连同一个所述模数转换器，且每一个所述第一开关电路、所述第二开关电路、所述第三开关电路和所述第四开关电路仅电连一个模数转换器。3.根据权利要求2所述的像素处理电路，其特征在于，所述第一开关电路包括至少一个开关，所述第二开关电路包括至少一个开关，所述第三开关电路包括至少一个开关，所述第四开关电路包括至少一个开关。4.根据权利要求2所述的像素处理电路，其特征在于，所述每一列像素单元分别连接一根输出总线。5.根据权利要求2所述的像素处理电路，其特征在于，所述像素单元包括光电二极管、传输晶体管、复位晶体管、源极跟随晶体管以及行选通晶体管；所述光电二极管一端接地，另一端连接所述传输晶体管的漏极；所述传输晶体管的栅极用于接入TX信号，所述传输晶体管的源极连接所述复位晶体管的漏极、以及连接所述源极跟随晶体管的栅极；复位晶体管的源极接入电源，所述复位晶体管的栅极接入RX信号；所述源极跟随晶体管的源极接入电源，所述源极跟随晶体管的漏极连接所述行选通晶体管的源极，所述行选通晶体管的栅极接入SEL信号，所述行选通晶体管的漏极连接所述像素单元的所述输出总线；其中，所述复位晶体管的漏极连接所述行选通晶体管的源极以获取行选择控制信号，用于控制所述像素阵列的行选择输出。6.根据权利要求5所述的像素处理电路，其特征在于，所述模数转换器包括电连的比较器和计数器。7.一种像素处理电路的读取方法，其特征在于，应用于如权利要求1‑6中任一项所述的2CN115002371A权利要求书2/2页像素处理电路，包括：根据行选择控制信号，对所述像素阵列中的像素单元进行逐行读取和量化处理，包括：所述传输晶体管断开，控制所述开关选择模块的导通状态，使得绿色像素单元的复位信号和其余颜色像素单元的复位信号分别通过所述像素阵列不同端侧所连接的模数转换器读取；所述传输晶体管导通，调节