在CMOS工艺中单片集成光子元件与电子元件.pdf

(19)中华人民共和国国家知识产权局*CN103187369A*(12)发明专利申请(10)申请公布号(10)申请公布号CNCN103187369103187369A(43)申请公布日2013.07.03(21)申请号201310073765.3(74)专利代理机构北京律盟知识产权代理有限(22)申请日2009.09.08责任公司11287代理人王田(30)优先权数据61/191,4792008.09.08US(51)Int.Cl.61/199,3532008.11.14USH01L21/84(2006.01)12/554,4492009.09.04USH01L27/12(2006.01)(62)分案原申请数据200980139256.82009.09.08(71)申请人乐仕特拉公司地址美国加利福尼亚州(72)发明人蒂埃里·潘盖斯特芬·格勒克纳彼得·德多伯拉尔谢里夫·阿布达拉丹尼尔·库哈尔斯基吉安洛伦佐·马西尼横山公成约翰·古肯伯格阿蒂拉·梅基什权权利要求书1页利要求书1页说明书12页说明书12页附图18页附图18页(54)发明名称在CMOS工艺中单片集成光子元件与电子元件(57)摘要本发明揭示在CMOS工艺中单片集成光子元件与电子元件，且所述单片集成可包含以不同的硅层厚度在单一CMOS晶片上制造光子和电子装置。可利用块体CMOS工艺在绝缘体上半导体（SOI）晶片上且/或利用SOICMOS工艺在SOI晶片上制造所述装置。可利用双重SOI工艺和/或选择性区域生长工艺来制造所述不同的厚度。可在CMOS晶片上利用一次或一次以上氧植入和/或利用CMOS晶片上的CMOS沟槽氧化物来制造覆层。可利用外延横向过生长在所述CMOS沟槽氧化物上沉积硅。可利用选择性背面蚀刻来制造覆层。可通过在选择性蚀刻的区上沉积金属来制造反射表面。可将集成于所述CMOS晶片中的二氧化硅或硅锗用作蚀刻终止层。CN103187369ACN1038769ACN103187369A权利要求书1/1页1.一种用于半导体处理的方法，所述方法包括：利用块体互补金属氧化物半导体（CMOS）工艺在单一绝缘体上半导体（SOI）CMOS晶片上制造电子和光子装置，其中所述SOICMOS晶片中的硅层厚度实现块体CMOS晶体管和光学装置。2.一种用于半导体处理的系统，所述系统包括：电子和光子装置，其是利用块体互补金属氧化物半导体（CMOS）工艺在单一绝缘体上半导体（SOI）CMOS晶片上制造的，其中所述SOICMOS晶片中的硅层厚度实现块体CMOS晶体管和光学装置。2CN103187369A说明书1/12页在CMOS工艺中单片集成光子元件与电子元件[0001]分案申请的相关信息[0002]本案是分案申请。该分案的母案是申请日为2009年9月8日、申请号为200980139256.8、发明名称为“在CMOS工艺中单片集成光子元件与电子元件”的发明专利申请案。[0003]对相关申请案的交叉参考/以引用的方式并入[0004]本申请案参考2009年9月4日申请的第12/554,449号美国专利申请案和2008年9月8日申请的第61/191,479号临时申请案和2008年11月14日申请的第61/199,353号临时申请案并主张其优先权，所述申请案在此以全文引用的方式并入本文中。[0005]上述申请案中的每一者在此以全文引用的方式并入本文中。[0006]联邦政府资助的研究或开发[0007][不适用][0008]缩微胶片/版权参考[0009][不适用]技术领域[0010]本发明的某些实施例涉及半导体处理。更明确来说，本发明的某些实施例涉及一种用于在CMOS工艺中单片集成光子元件和电子元件的方法和系统。背景技术[0011]随着数据网络逐步增加以满足不断增长的带宽要求，铜数据通道的缺陷正变得显而易见。因辐射的电磁能量引起的信号衰减和串扰是此类系统的设计者所面临的主要阻碍。可通过均衡化、编码和屏蔽而使其在一定程度上减轻，但这些技术要求相当大的功率、复杂性和大体积电缆的代价，同时仅提供能达到的少量的改善和非常有限的缩放性。光学通信因为没有此些通道限制，已被视为铜链接的后继者。[0012]通过将此类系统与参考图式在本申请案的其余部分中所陈述的本发明进行比较，所属领域的技术人员将明白常规和传统的方法的其它限制和缺点。发明内容[0013]大体上在图中展示和/或结合图中的至少一者来描述一种用于在CMOS工艺中单片集成光子元件与电子元件的系统和/或方法，其在技术方案中有更全面的陈述。[0014]通过以下描述和图式，将更完全地理解本发明的各种优点、方面和新颖特征，以及本发明的所说明的实施例的细节。附图说明[0015]图1A是根据本发明的实施例的光子学方式实现的CMOS芯片的框图。[0016]图1B是说明根据本发明的实施例