预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共17页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN109491156A(43)申请公布日2019.03.19(21)申请号201810981452.0(22)申请日2018.08.27(30)优先权数据10-2017-01172702017.09.13KR(71)申请人乐金显示有限公司地址韩国首尔(72)发明人李尚昱刘德根(74)专利代理机构北京集佳知识产权代理有限公司11227代理人王萍李彦丽(51)Int.Cl.G02F1/1362(2006.01)G02F1/1333(2006.01)G02F1/1343(2006.01)权利要求书2页说明书9页附图5页(54)发明名称阵列基板及包括该阵列基板的显示装置(57)摘要本申请涉及阵列基板及包括该阵列基板的显示装置。其中,用于显示装置的阵列基板包括:具有多个像素区域的基板;在基板上的多个栅极线,所述多个栅极线中的每个包括彼此间隔开的多个栅极图案;多个数据线,所述多个数据线与所述多个栅极线交叉以限定所述多个像素区域;以及连接所述多个栅极图案的第一连接图案,第一连接图案处于与所述多个栅极线不同的层。CN109491156ACN109491156A权利要求书1/2页1.一种用于显示装置的阵列基板,包括:具有多个像素区域的基板;在所述基板上的多个栅极线,所述多个栅极线中的每个栅极线包括彼此间隔开的多个栅极图案;多个数据线,所述多个数据线与所述多个栅极线交叉以限定所述多个像素区域;以及连接所述多个栅极图案的第一连接图案,所述第一连接图案处于与所述多个栅极线不同的层。2.根据权利要求1所述的阵列基板,其中,所述多个像素区域包括彼此垂直相邻的第一像素区域和第二像素区域,其中,所述多个栅极线包括在所述第一像素区域与所述第二像素区域之间的第一栅极线和第二栅极线,并且所述第一栅极线和所述第二栅极线被布置成彼此平行且彼此间隔开,以及其中,所述第一连接图案被设置在所述第一像素区域与所述第二栅极线之间以连接所述第一栅极线的所述多个栅极图案,并且被设置在所述第二像素区域与所述第一栅极线之间以连接所述第二栅极线的所述多个栅极图案。3.根据权利要求1所述的阵列基板,还包括:第一薄膜晶体管和第二薄膜晶体管,所述第一薄膜晶体管和所述第二薄膜晶体管对应于所述多个像素区域中的每个像素区域并且连接至所述多个栅极线和所述多个数据线;在所述第一薄膜晶体管和所述第二薄膜晶体管上的平面化层;以及第一像素电极和第二像素电极,所述第一像素电极和所述第二像素电极交替设置在所述平面化层上并且分别连接至所述第一薄膜晶体管和所述第二薄膜晶体管。4.根据权利要求3所述的阵列基板,还包括在所述平面化层下的第一钝化层和在所述平面化层上的第二钝化层,其中,所述第一连接图案被设置在所述第二钝化层上。5.根据权利要求4所述的阵列基板,其中,所述第一钝化层和所述平面化层具有使所述第一薄膜晶体管和所述第二薄膜晶体管的漏电极露出的漏极接触孔,并且所述第一钝化层、所述平面化层和所述第二钝化层具有使所述多个栅极线露出的栅极接触孔,其中,所述第一像素电极和第二像素电极通过所述漏极接触孔分别连接至所述第一薄膜晶体管和所述第二薄膜晶体管的漏电极,以及其中,所述第一连接图案通过所述栅极接触孔连接至所述多个栅极线。6.根据权利要求3所述的阵列基板,还包括在所述平面化层下的第一钝化层,其中,所述第一连接图案设置在所述平面化层上,处于与所述第一像素电极和所述第二像素电极相同的层,并且具有与所述第一像素电极和所述第二像素电极相同的材料。7.根据权利要求6所述的阵列基板,其中,所述第一钝化层和所述平面化层具有使所述第一薄膜晶体管和所述第二薄膜晶体管的漏电极露出的漏极接触孔和使所述多个栅极线露出的栅极接触孔,其中,所述第一像素电极和所述第二像素电极通过所述漏极接触孔分别连接至所述第一薄膜晶体管和所述第二薄膜晶体管的漏电极,以及其中,所述第一连接图案通过所述栅极接触孔连接至所述多个栅极线。2CN109491156A权利要求书2/2页8.根据权利要求3所述的阵列基板,还包括在所述平面化层下的第一钝化层,其中,所述第一连接图案设置在所述第一钝化层下,处于与所述第一薄膜晶体管和所述第二薄膜晶体管的源电极和漏电极相同的层,并且具有与所述第一薄膜晶体管和所述第二薄膜晶体管的源电极和漏电极相同的材料。9.根据权利要求8所述的阵列基板,还包括连接所述多个栅极图案和所述第一连接图案的第二连接图案,其中,所述第二连接图案设置在所述平面化层上,处于与所述第一像素电极和所述第二像素电极相同的层,并且具有与所述第一像素电极和所述第二像素电极相同的材料。10.根据权利要求9所述的阵列基板,其中,所述第一钝化层和所述平面化层具有使所述第一薄膜晶体管和所述第二薄膜晶体管的漏电极露出的