预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共14页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN110034134A(43)申请公布日2019.07.19(21)申请号201811609939.2(22)申请日2018.12.27(30)优先权数据10-2017-01816042017.12.27KR(71)申请人乐金显示有限公司地址韩国首尔(72)发明人梁祯烈(74)专利代理机构北京集佳知识产权代理有限公司11227代理人杨铁成陈炜(51)Int.Cl.H01L27/144(2006.01)权利要求书1页说明书8页附图4页(54)发明名称用于X射线探测器的阵列基板以及包括其的X射线探测器(57)摘要公开了一种用于X射线探测器的阵列基板和包括该阵列基板的X射线探测器,其使由PIN层的蚀刻引起的漏电流最小化,并且使PIN层在非像素区域内的光反应最小化。为此,用于X射线探测器的阵列基板包括形成为覆盖所有像素区域的集成PIN层。根据各个像素区域彼此间隔开的上电极设置在PIN层上方。遮光部分设置在相邻的上电极之间。CN110034134ACN110034134A权利要求书1/1页1.一种用于数字X射线探测器的阵列基板,包括:基础基板,其中设置有多个栅极线和垂直于所述多个栅极线布置的多个数据线,所述基础基板被配置成包括由所述多个栅极线和所述多个数据线的交叉点限定的多个像素区域;多个薄膜晶体管,所述多个薄膜晶体管被设置成靠近所述多个栅极线和所述多个数据线的交叉点;多个下电极,所述多个下电极设置在各个像素区域中,并连接至各个薄膜晶体管;PIN层,其形成在所述多个下电极上方,并且被配置成覆盖整个所述多个像素区域;多个上电极,所述多个上电极对应于各个下电极而设置在所述PIN层上方;以及遮光部分,其设置在彼此相邻的所述上电极之间。2.根据权利要求1所述的阵列基板,其中,所述多个上电极被设置成彼此间隔开。3.根据权利要求1所述的阵列基板,其中,所述遮光部分沿着所述多个栅极线和所述多个数据线设置。4.根据权利要求1所述的阵列基板,其中,所述遮光部分被设置成覆盖所述薄膜晶体管。5.根据权利要求1所述的阵列基板,其中,所述遮光部分被设置在所述PIN层上方。6.根据权利要求1所述的阵列基板,还包括:保护层,其设置在所述上电极上方以覆盖整个所述PIN层;其中,所述遮光部分设置在所述保护层上方。7.根据权利要求1所述的阵列基板,其中:所述PIN层包括N型半导体层、I型半导体层和P型半导体层,其中,与除所述像素区域之外的非像素区域对应的所述N型半导体层和所述P型半导体层中的至少之一被去除。8.根据权利要求1所述的阵列基板,其中,除所述像素区域之外的非像素区域包括栅极线和数据线。9.一种数字X射线探测器,包括:根据权利要求1至8中任一项所述的用于数字X射线检测器的阵列基板;以及设置在所述阵列基板上方的闪烁体层。2CN110034134A说明书1/8页用于X射线探测器的阵列基板以及包括其的X射线探测器技术领域[0001]本公开内容涉及用于使漏电流最小化的X射线检测器的阵列基板,以及包括该阵列基板的X射线检测器。背景技术[0002]随着数字技术的快速发展,最近开发了一种基于薄膜晶体管(TFT)的X射线探测器并迅速投入医疗用途。X射线检测器是指能够检测通过对象的X射线的透射量(例如,透射率)并在显示器上显示对象的内部图像的设备。[0003]通常,根据数字X射线检测器的尺寸或分辨率,数字X射线检测器被设计成具有数千或数万个像素或更多像素。对应于各个像素的用于数字X射线检测器的阵列基板包括多个薄膜晶体管和多个PIN二极管,并且在阵列基板上方形成有闪烁体层。[0004]当X射线被发射到数字X射线探测器时,闪烁体层将入射的X射线转换成可见光,使得可见光被传输到PIN二极管。PIN二极管包括下电极、PIN层和上电极。[0005]施加至PIN二极管的可见光在PIN层中被重新转换成电子信号。在通过连接至PIN二极管的下电极的薄膜晶体管之后,电子信号被转换成图像信号,使得得到的图像信号显示在显示器上。[0006]同时,用于向PIN二极管施加电压以驱动PIN二极管的偏置电极连接至PIN二极管。偏置电极设置在PIN二极管上方,并连接至PIN二极管的上电极。[0007]如上所述,用于传统数字X射线检测器的阵列基板包括多个PIN二极管,并且各个PIN二极管可以在各个像素区域中彼此间隔开。[0008]也就是说,由于单个像素区域分别包括连接至单个薄膜晶体管的单个PIN二极管,所以若干相邻的PIN二极管可以彼此间隔开而不彼此连接。[0009]在这种情况下,当形成用于每一个像素区域的单独的PIN二极管时,在整个基础基板上形成PIN膜,然后通过蚀刻形成彼此间隔开的各个PIN层。[0010]然而,由多个半导体层形成的PIN