预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共12页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局*CN102142393A*(12)发明专利申请(10)申请公布号CN102142393A(43)申请公布日2011.08.03(21)申请号201010102323.3(22)申请日2010.01.28(71)申请人中芯国际集成电路制造(上海)有限公司地址201203上海市张江路18号(72)发明人孙武尹晓明张海洋黄怡(74)专利代理机构上海思微知识产权代理事务所(普通合伙)31237代理人屈蘅李时云(51)Int.Cl.H01L21/768(2006.01)H01L21/311(2006.01)权利要求书1页说明书4页附图6页(54)发明名称互连结构的形成方法(57)摘要一种互连结构的形成方法,包括步骤提供半导体衬底,提供半导体衬底,所述半导体衬底上依次已形成布线层、绝缘介质层和第一光刻胶层;对第一光刻胶层进行曝光显影,定义出通孔位置;干法刻蚀绝缘介质层至露出布线层,形成通孔;在第一光刻胶层上以及所述通孔内形成第二光刻胶层;对第二光刻胶层进行曝光显影,定义出沟槽位置;以第二光刻胶为掩膜,干法刻蚀绝缘介质层形成沟槽;执行第一次干法去胶工艺,去除沟槽和通孔内的残留的第二光刻胶层;第二次干法去胶去除剩余的第一光刻胶和第二光刻胶层。由于以二次高低不同的反应腔压力值为工艺条件将光刻胶去除,避免在光刻胶去除过程中破坏半导体器件的低K材料。CN102439ACCNN110214239302142400A权利要求书1/1页1.一种互连结构的形成方法,其特征在于,包括:提供半导体衬底,所述半导体衬底上依次已形成布线层、绝缘介质层和第一光刻胶层;对第一光刻胶层进行曝光显影,定义出通孔位置;干法刻蚀绝缘介质层至露出布线层,形成通孔;在第一光刻胶层上以及所述通孔内形成第二光刻胶层;对第二光刻胶层进行曝光显影,定义出沟槽位置,所述沟槽的位置与通孔位置对应,并且开口宽度大于所述通孔的开口宽度;以第二光刻胶为掩膜,干法刻蚀绝缘介质层至一定深度,形成沟槽;执行第一次干法去胶工艺,去除沟槽和通孔内的残留的第二光刻胶层;第二次干法去胶去除剩余的第一光刻胶和第二光刻胶层。2.根据权利要求1所述的互连结构的形成方法,其特征在于,在第一次干法去胶去除部分第二光刻胶层之前,还包括步骤:清洗刻蚀工艺腔侧壁的聚合物,具体的工艺条件为去除气体为CO2,CO2的流量为1800~2000毫升每分钟,清洗时间为25~35秒。3.根据权利要求1所述的互连结构的形成方法,其特征在于,所述执行第一次干法去胶工艺,去除沟槽和通孔内的残留的第二光刻胶层,工作频率为27兆赫兹的源功率设定为100~200瓦,工作频率为2兆赫兹的源功率设定为80~120瓦,反应腔内的压力为45~55毫托。4.根据权利要求1所述的互连结构的形成方法,其特征在于,所述执行第一次干法去胶工艺,去除沟槽和通孔内的残留的第二光刻胶层,具体工艺参数如下:去除光刻胶的气体为CO2,CO2的流量为250~350毫升每分钟,去除时间为45~55秒。5.根据权利要求1所述的互连结构的形成方法,其特征在于,第二次干法去胶去除剩余的第一光刻胶和第二光刻胶层,所述工作频率为27兆赫兹的源功率设定为100~200瓦,反应腔内的压力为90~110毫托。6.根据权利要求1所述的互连结构的形成方法,其特征在于,第二次干法去胶去除剩余的第一光刻胶和第二光刻胶层,去除光刻胶的气体为CO2,CO2流量为250~350毫升每分钟,去除时间为25~35秒。2CCNN110214239302142400A说明书1/4页互连结构的形成方法技术领域[0001]本发明涉及半导体制造技术领域,特别涉及互连结构的形成方法。背景技术[0002]随着集成电路技术的发展,半导体工业已进入亚微米时代(小于0.35μm)。特征尺寸不断减小和金属连线高宽比增加导致互连电容快速上升,然后引起串扰问题。另一方面,层数增加引起的层间寄生电容的加大并产生额外的互连延时,这成了提高电路速度的主要障碍,寄生电容还增加了功耗。所有这些问题限制了电路性能的改进。寻找和开发新的低k材料作为介质已是技术关键。传统介质材料SiO2已不能满足提高集成电路性能的需要。65纳米集成电路用的新介电材料不仅要有低介电常数,还要具备的特征包括:足够高的击穿电压(达4MV/cm)、高杨氏模量、高机械强度、热稳定性好(达450℃)、足够低的漏电流(1MV/cm时低于10-9)、低吸湿性、薄膜应力小、热膨胀系数小、粘着强度高以及与CMP工艺有兼容性等等。[0003]而在集成电路的制造中,通常通过刻蚀工艺将沉积在半导体衬底上的材料,比如二氧化硅、氮化硅、多晶硅、金属、金属硅化物和单晶硅以预定好的图形刻蚀形成栅、通路、沟槽、沟道或者互连线。[0004]在刻蚀工艺中,刻蚀残余物(经常指