预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共48页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115841987A(43)申请公布日2023.03.24(21)申请号202210683933.X(22)申请日2022.06.16(30)优先权数据63/264,1962021.11.17US17/651,9902022.02.22US(71)申请人台湾积体电路制造股份有限公司地址中国台湾新竹(72)发明人李明宗潘谊纹吕子农李祐岚柯忠祁(74)专利代理机构北京德恒律治知识产权代理有限公司11409专利代理师章社杲李伟(51)Int.Cl.H01L21/768(2006.01)权利要求书2页说明书13页附图32页(54)发明名称形成互连结构的方法和互连结构(57)摘要本发明的实施例提供了形成互连结构的方法包括在衬底上方沉积介电层,以及蚀刻介电层以形成开口并且暴露介电层下面的第一导电部件。使用其中包括氮的前体形成介电层。方法还包括沉积延伸到开口中的牺牲间隔件层,以及图案化牺牲间隔件层以去除牺牲间隔件层的底部部分。留下位于开口中和介电层侧壁上的牺牲间隔件层的垂直部分以形成环。在开口中形成第二导电部件。第二导电部件由环环绕,并且第二导电部件位于第一导电部件上方并且电耦合到第一导电部件。去除环的至少部分以形成空气间隔件。本发明的实施例还提供了互连结构。CN115841987ACN115841987A权利要求书1/2页1.一种形成互连结构的方法,包括:在衬底上方沉积介电层;蚀刻所述介电层以形成开口,其中,所述介电层下面的第一导电部件暴露于所述开口,其中,使用其中包括氮的前体形成所述介电层;沉积延伸到所述开口中的牺牲间隔件层;图案化所述牺牲间隔件层,其中,去除位于所述开口的底部处的所述牺牲间隔件层的底部部分以露出所述第一导电部件,以及留下位于所述开口中和所述介电层的侧壁上的所述牺牲间隔件层的第一垂直部分以形成第一环;在所述开口中形成第二导电部件,其中,所述第二导电部件由所述第一环环绕,并且所述第二导电部件位于所述第一导电部件上方并且电耦合至所述第一导电部件;以及去除所述第一环的至少部分以形成空气间隔件。2.根据权利要求1所述的方法,其中,所述沉积所述介电层包括沉积高k介电材料。3.根据权利要求1所述的方法,还包括在所述第二导电部件上方形成金属帽层,其中,所述金属帽层包括延伸到所述空气间隔件中的延伸部分。4.根据权利要求1所述的方法,还在所述第二导电部件上方形成金属帽层,其中,在形成所述金属帽层之后,去除所述第一环。5.根据权利要求1所述的方法,其中,使用包括硅、碳和氢的第一前体以及包括氮的第二前体来执行所述沉积所述介电层。6.根据权利要求1所述的方法,其中,在不使用致孔剂的情况下执行所述沉积所述介电层。7.根据权利要求1所述的方法,其中,所述沉积所述介电层包括:沉积具有第一氮原子百分比的下部部分;以及在所述下部部分上方沉积上部部分,其中,所述上部部分具有与所述第一氮原子百分比不同的第二氮原子百分比。8.根据权利要求1所述的方法,其中,所述开口包括沟槽和位于所述沟槽下面的通孔开口,并且所述第一环位于所述沟槽中,以及所述图案化所述牺牲间隔件层留下保留在所述通孔开口中的第二环。9.一种互连结构,包括:衬底;第一导电部件,位于所述衬底上方;第一蚀刻停止层,位于所述第一导电部件上方;介电层,位于所述第一蚀刻停止层上方,其中,所述介电层包括在其中的氮,其中,所述介电层包括高k介电材料;第二导电部件,位于所述介电层和所述第一蚀刻停止层中,其中,所述第二导电部件位于所述第一导电部件上方并且接触所述第一导电部件;空气间隔件,环绕所述第二导电部件,其中,所述第二导电部件的侧壁暴露于所述空气间隔件;以及第二蚀刻停止层,位于所述介电层上方并且接触所述介电层,其中,所述第二蚀刻停止层还位于所述第二导电部件上方。2CN115841987A权利要求书2/2页10.一种互连结构,包括:第一导电部件;第二导电部件,位于所述第一导电部件上方并且电耦合至所述第一导电部件,其中,所述第二导电部件包括:扩散阻挡件;以及金属材料,位于由所述扩散阻挡件形成的凹槽中;空气间隔件,环绕所述第二导电部件的顶部部分;以及介电层,环绕所述空气间隔件,其中,所述介电层包括包含氮的高k介电材料。3CN115841987A说明书1/13页形成互连结构的方法和互连结构技术领域[0001]本发明的实施例涉及形成互连结构的方法和互连结构。背景技术[0002]诸如晶体管的集成电路器件形成在半导体晶圆上。通过金属线和通孔将器件互连以形成功能电路,其中在后段制程工艺中形成金属线和通孔。为了降低金属线和通孔的寄生电容,在低k介电层中形成金属线和通孔,低k介电层通常具有低于3.8、低于3.0或低于2.5的k值。[0003]位于低k介电层中的金属线和通