记忆元件及其制造方法.pdf

(19)中华人民共和国国家知识产权局*CN103137627A*(12)发明专利申请(10)申请公布号(10)申请公布号CNCN103137627103137627A(43)申请公布日2013.06.05(21)申请号201110390964.8(22)申请日2011.11.25(71)申请人旺宏电子股份有限公司地址中国台湾新竹科学工业园区力行路16号(72)发明人颜士贵(74)专利代理机构北京中原华和知识产权代理有限责任公司11019代理人寿宁张华辉(51)Int.Cl.H01L27/115(2006.01)H01L29/792(2006.01)H01L21/8247(2006.01)权权利要求书2页利要求书2页说明书7页说明书7页附图5页附图5页(54)发明名称记忆元件及其制造方法(57)摘要本发明是有关于一种记忆元件及其制造方法。该记忆元件包括穿隧介电层、栅极、至少一电荷储存层、二掺杂区以及字元线。穿隧介电层位于基底上。栅极位于穿隧介电层上。电荷储存层位于栅极与穿隧介电层之间。掺杂区位于栅极两侧的基底中。字元线位于栅极上，与栅极电性连接，且字元线的厚度大于栅极的厚度。本发明还提供了一种记忆元件的制造方法用于制造上述的记忆体元件。本发明的记忆元件的制造方法可以通过简单的工艺来避免条状导体层在蚀刻的过程中发生阶梯残留所造成的短路问题。而本发明所制造的记忆元件可以提供定位的电荷储存区域，以使电荷可以完全定位化储存，得到较佳的第二位元，减少编程干扰的行为，并且可以减少短通道效应。CN103137627ACN103762ACN103137627A权利要求书1/2页1.一种记忆元件，其特征在于其包括：一穿隧介电层，位于一基底上；一栅极，位于该穿隧介电层上；至少一电荷储存层，位于该栅极与该穿隧介电层之间；二掺杂区，位于该栅极两侧的该基底中；以及一字元线，位于该栅极上，与该栅极电性连接，且该字元线的厚度大于该栅极的厚度。2.根据权利要求1所述的记忆元件，其特征在于其中所述的字元线的厚度与该栅极厚度的比值为5/1至10/1。3.根据权利要求2所述的记忆元件，其特征在于其中所述的栅极的厚度为100埃至300埃。4.根据权利要求1所述的记忆元件，其特征在于还包括：一栅介电层，位于该栅极与该基底之间，且在该栅介电层两侧、该栅极下方及该基底上方各具有一空隙；该电荷储存层位于该些间隙中。5.一种记忆元件的制造方法，其特征在于其包括以下步骤：在一基底上形成一栅介电层，并在该栅介电层上形成一导体层，其中在该栅介电层两侧、该导体层下方以及该基底上方形成一凹槽；形成一衬材料层，覆盖该基底的表面、该栅介电层的侧壁、该导体层的底部、侧壁以及上表面，该衬材料层未填满该凹槽，而在该导体层下方形成一空隙；在该衬材料层的表面上以及该些空隙之中分别形成一电荷储存材料层；进行一转化工艺程，使该些空隙外的该电荷储存材料层转变为一间隙壁材料层，留在该些空隙之中的各该电荷储存材料层为一电荷储存层，其凸出于该导体层的侧壁；以及移除该导体层上方以及该基底上的该间隙壁材料层以及该衬材料层，以在该导体层的侧壁形成一间隙壁与一衬层。6.根据权利要求5所述的记忆元件及其制造方法，其特征在于其中所述的转化工艺包括热氧化工艺。7.根据权利要求5所述的记忆元件及其制造方法，其特征在于其中移除该栅极上方以及该基底上的该间隙壁材料层以及该衬材料层的法包括非等向性蚀刻工艺。8.一种记忆元件的制造方法，其特征在于其包括以下步骤：在一基底上形成一金属氧化物半导体结构，此结构包括一穿隧介电层、一电荷储存层以及一导体层，其中该电荷储存层位于该穿隧介电层与该导体层之间；在该金属氧化物半导体结构周围形成一介电层，该介电层与该金属氧化物半导体结构具有平坦表面；移除部分该导体层以及该介电层，以减少该导体层的厚度；在该导体层上形成一字元线；以及移除未被该字元线覆盖的该导体层，以形成一栅极。9.根据权利要求8所述的记忆元件的制造方法，其特征在于其中所述的字元线的厚度与该栅极的厚度的比值为5/1至10/1。10.根据权利要求8所述的记忆元件的制造方法，其特征在于其中移除部分该导体层2CN103137627A权利要求书2/2页以及该介电层的方法包括非等向性蚀刻工艺。3CN103137627A说明书1/7页记忆元件及其制造方法技术领域[0001]本发明涉及一种集成电路及其制造方法，特别是涉及一种记忆元件及其制造方法。背景技术[0002]记忆体是用来储存资讯或资料的半导体元件。随着电脑微处理器的功能愈来愈强，软件执行的程式与操作也随之增加。因此，对于高容量记忆体的需求也逐渐增加。[0003]在各种记忆体产品中，非挥发性记忆体允许多次的资料编程、读取及抹除操作，甚至在记忆体的电源中断后还能保存储存于其中的资料。由于这些优点，非挥发